用于低失真可编程增益放大器的动态开关驱动器的制作方法

专利名称：用于低失真可编程增益放大器的动态开关驱动器的制作方法
技术领域：
本公开总体描述了一种可编程增益放大器，更具体而言描述了一种低噪声、动态开关驱动器，其用于包括但不限于具有利用高电压、互补金属氧化物半导体(CMOS)开关实现的离散可控增益设置的低失真可编程增益放大器的应用。
背景技术：
低失真可编程增益放大器具有许多应用。例如，它们用于处理模拟音频信号，其中保持信号的完整性很重要。图1中示出了一种现有技术低失真可编程增益放大器的实施。 可以是AC或DC的输入信号被施加到输入端VIN。输出信号出现在输出端VOTT。在该实施例中，高增益运算放大器A1被配置成同相放大器。这种配置对于反相配置的低噪声应用是优选的，这是因为反馈网络可以生成低阻抗来使得它的热噪声贡献最小化，而不危及放大器的输入阻抗，其可以经由电阻器独立设置。运算放大器A1周围的反馈网络通过选择性地控制相应的电子开关元件S1到、，被分接到多个点中的任意一个。这些开关元件典型地均由互补金属氧化物半导体(CMOS)器件构成。控制信号(&到(；)通过导通相关的开关来选择期望的增益。这种方案的优点在于由输入电压中的变化引起的电子开到、的导通电阻的变化不会影响输出信号的线性，这是因为没有信号电流流经这些开关。这使得失真最小化，只要电子开关S1到Sn中的一个且仅一个在任何一个时刻即时导通。然而，这些开关中的每一个开关的导通电阻向放大器的总输入噪声贡献了热噪声。降低CMOS电子开关的导通电阻(并由此减少放大器的输入噪声)的一种方式为增加组成开关的CMOS器件的物理宽度。然而，在集成电路中，开关的宽度的增加导致了增加的芯片面积。由于图1中示出的方法对每个期望的增益设置都需要一个开关，由集成电路中的开关所占用的必需面积可能是重大的问题。CMOS电子开关的另一方面在于现代CMOS工艺通常不允许在开关的栅级与沟道 (源极与漏极)之间施加大电压，即使对于所谓的“高电压”CMOS工艺。这能够限制可以由 CMOS电子开关切换的模拟电压，因而限制最大的模拟电压Vin，所述模拟电压Vin可以被施加到开关的输入端。
因此，期望提供一种用于低失真可编程增益放大器的动态开关驱动器，其克服或至少基本减少前述缺点。

发明内容
根据本发明的一方面，提供了一种用于切换时变输入信号的开关电路。所述开关电路包括至少一个开关，其包括N沟道MOSFET和P沟道M0SFET，均具有被配置为接收用于改变开关的导通/关断状态的驱动信号的栅极；以及驱动电路，所述驱动电路被配置和设置成选择性施加用于改变所述开关的导通/关断状态的一对驱动信号，所述驱动电路被配置和设置成生成作为下述内容的函数的驱动信号(a)足够改变所述开关的导通/关断状态的一对DC信号分量，以及(b)作为出现在每个MOSFET的源极端子上的信号的至少部分复制的一对变化信号分量，使得当分别向η沟道MOSFET和ρ沟道MOSFET的栅极施加DC 信号时，驱动信号将处于保持开关的导通/关断状态并且将每个MOSFET的栅极一源极电压保持在MOSFET的栅极一源极击穿限制内的适当水平。根据本发明的另一方面，一种切换时变输入信号的方法采用包括N沟道MOSFET和 P沟道MOSFET的至少一个开关，所述N沟道MOSFET和P沟道MOSFET均具有被配置成接收用于改变开关的导通/关断状态的驱动信号的栅极。所述方法包括通过生成作为下述内容的函数的驱动信号(a)足够改变所述开关的导通/关断状态的一对DC信号分量，以及 (b)作为出现在每个MOSFET的源极端子上的信号的至少部分复制的一对时变信号分量，来选择性施加用于改变所述开关的导通/关断状态的驱动信号，使得当分别向η沟道MOSFET 和ρ沟道MOSFET的栅极施加DC信号时，所述驱动信号将处于保持所述开关的导通/关断状态并且将每个MOSFET的栅极一源极电压保持在MOSFET的栅极一源极击穿限制内的适当水平。尽管此处参考了切换“Ac信号”，但是应该理解，术语“Ac信号”并不意味着被限制于返回到接地(没有DC分量)的信号，而是还包括其幅值随时间变化的任意时变信号，并且能够包括任一极性的DC信号，以及其幅值可以包括DC分量以便随着时间推移包括两个极性的信号


参考附图，其中具有相同附图标记的元件由始至终代表相同的元件，并且其中图1是现有技术的低失真可编程增益放大器的实施方式的部分示意的部分方框图；图2是根据共同未决申请所描述的以及在这里进一步描述的教导所构建的更节约面积的单端放大器的一个实施例的部分示意的部分方框图；图3是可以被用作图2实施例中所示的每一个开关的CMOS传输栅极的部分示意的部分方框图；图4是用于图2中示出的开关栅极Sfl 、的示例关断一电压波形的幅值一时间示意图；图5是用于图2中示出的开关栅极、 SFn的示例导通一电压波形的幅值一时间示意图6是用于图2中示出的开关栅极S1 &的示例导通一电压波形的幅值一时间示意图；图7是用于图2中示出的开关栅极S1 &的示例关闭一电压波形的幅值一时间示意图；图8是可以被用于操作在共同未决申请中所描述的类型的放大器、例如图2中所示出的放大器的开关驱动器的一个实施例的方框图；图9是可以被实施作为图8中示出的开关驱动器的一部分、用于操作图3中示出的CMOS传输栅极的N沟道MOSFET的N沟道栅极驱动电路的一个实施例的示意图；以及图10是可以被实施作为图8中示出的开关驱动器的一部分、用于操作图3中示出的CMOS传输栅极的P沟道MOSFET的P沟道栅极驱动电路的一个实施例的示意图。
具体实施例方式在附图中，图2是在共同未决申请中描述的更节约面积的可编程增益放大器的实施例的示意图。高增益运算放大器A1被配置为同相放大器，输入电压Vin被施加到放大器的同相输入端。电阻器Rin基本设定了放大器的输入阻抗。电阻器R1到Rn+1串联连接在放大器A1的输出端与系统接地端或参考节点之间，并且包括经由一系列分立的分压器提供反馈的中心抽头电阻器串，所述分立的分压器经由电子开关S1到、来选择。控制信号Ca到 Ccm用于通过打开电子开关S1到、中的相应一个来选择一系列单独的闭环增益设置中的一个，以使得沿着中心抽头电阻器串的单个点连接到放大器Al的反相输入端。此外，电阻器 Rfi到Rfm中的一个或多个在它们经由电子开关、到^11与电阻器R1并联连接时修改闭环增益。控制信号Cfi到Cfm分别确定开关、到Sfm的状态，选择性打开它们中的一个或多个以将那些电阻器Rfi到Rfm(相应的开关$已经为其打开)与电阻器R1并联连接。电子开关S1到、以及、和SFM均包括CMOS传输栅极。如图3中所示的，这种传输栅极包括并联的N沟道MOS晶体管和P沟道MOS晶体管。P沟道MOSFET Ma的一个源极一漏极端子连接到N沟道MOSFET Mb的一个源极一漏极端子。的剩余源极一漏极端子也连接到一起。在操作中，P沟道MOSFET Ma的主体连接被连接到电压Vdd，其正性大于任一个P沟道MOSFET Ma的源极一漏极端子上的最大期望电压。N沟道MOSFET Mb的主体连接被连接到电压Vss，其负性大于任一个N沟道MOSFET Mb的源极一漏极端子上的最大期望电压。这些通常是与包含这些开关中的一个或多个的集成电路一起使用的正电源电压和负电源电压。每个传输栅极的状态的控制经由两个MOSFET的栅极端子来实现。更具体而言，当使得P沟道MOSFET Ma的栅极相对于其源极一漏极端子足够负，且使N沟道MOSFET Mb的栅极相对于其源极一漏极端子足够正时，可以认为两器件工作在三极管区域，且由两个源极一漏极端子SD1与之间的相对低的阻抗进行表征。每个器件的源极一漏极端子之间的这一阻抗通常被称为导通阻抗(由此限定器件的导通状态)，并且由下面的方程近似表示
其中，μ是沟道中的载流子的迁移率，Cox是每单位面积的栅极电容，W和L分别为沟道的宽度和长度，Ves为栅极一源极电压，以及Vt为阈值电压(阈值电压是高于其值就出现沟道时的栅极一源极电压，)；以及Veff为有效的栅极一源极电压Ves-Vt。根据方程(1)，很显然，减小导通阻抗需要增加的载流子迁移率、增加的每单位面积的栅极电容、增加的栅极宽度、减小的栅极长度、和/或增加的有效的栅极一源极电压的某些组合。通过调整源极和栅极区域中的掺杂浓度，载流子迁移率可以在有限的范围上调整(在室温下，对于电子大约为20 1，而对于空穴为10 1)。然而，在源极和漏极中增加掺杂浓度降低了击穿电压，其减小了在开关处于关断状态时可被施加的信号电压。增加的每单位面积的栅极电容需要更薄的栅极氧化物。减小栅极氧化物的厚度减小了栅极一源极击穿电压，因此可能危害传输栅极处理大信号电压的能力。由于MOS开关的许多应用涉及 DC信号，而不是AC信号，高电压CMOS工艺通常用较低的栅极一源极击穿电压来交换，较低的栅极一源极击穿电压由较薄的栅极氧化物导致以用于所带来的较低的导通阻抗。生成的器件表现出比漏极一源极击穿电压低的栅极一源极击穿电压。对于源极保持在固定的电压且所切换的负载与漏极串联的应用来说，栅极一源极电压可以容易地被限制到达到器件的最小导通阻抗所需要的Vrff，此处，它不再由方程(1)所控制，而是由其它欧姆电阻所限制。 这里所描述的改进允许使用这种器件来切换超过栅极一源极击穿电压的变换电压。再次参考图2，增益控制开关、到SFM(在下文中称为“SFi”开关)将被暴露于相应于图3中所示类型的CMOS开关的源极一漏极端子的标示为2和3的端子上的信号电压。 当这些开关中的任一个处于关断状态时，图2中标示为端子3的开关的一侧，将与放大器A1 的输出电压Vot处于相同的电压。图2中标示为端子2的开关的另一侧，将处于与Vot的一部分相等的电压，所述Vot的一部分通过其它、开关的设置以及由队到Rn+1的电阻器串所提供的分压来确定。该电压在图2中标示为义。通过定义，图3中的CMOS开关的N沟道MOSFET的源极端子为处于更负的电势的端子，而N沟道MOSFET的漏极端子为处于更正的电势的端子。为了将N沟道MOSFET保持在关断状态，栅极电压必须小于或等于源极电压。类似地，图3中的P沟道MOSFET的源极端子被限定为两个源极一漏极端子中更正的一个，而P沟道MOSFET的漏极端子为两个中更负的一个。为了将P沟道MOSFET保持在截止状态，P沟道MOSFET上的栅极端子电压必须大于或等于源极电压。如果在栅极一源极击穿电压等于或大于源极一漏极电压的工艺中制造开关，关断 CMOS开关的习惯作法是将N沟道MOSFET的栅极连接到施加到集成电路上的最负的电源电压上，而将P沟道MOSFET的栅极连接到施加到集成电路上的最正的电源电压上，以确保两个MOSFET对于电源范围内的任何可能信号电压都保持截止。然而，对于上述高电压CMOS工艺，其中，栅极一源极击穿电压基本上小于源极一漏极击穿电压，该作法能够导致栅极氧化物的击穿并且对器件造成损害。在一个实施例的示例中，在高压CMOS工艺中制造CMOS开关，其中N沟道和P沟道器件中的每一个的源极一漏极击穿电压超过40V，而器件中的每一个的栅极一源极击穿电压为20V。在示例中使用的典型电源电压为+15V和-15V。Vin和Vott处的信号电压可以处于由这些电压所限定的范围内的任何处。例如，如果N沟道MOSFET的栅极被连接到-15V以便将其截止，V1处大于+5V 的电压使得栅极一源极电压超过N沟道MOSFET的最大栅极一源极额定电压。类似地,V1处的电压小于-5V使得P沟道MOSFET的栅极一源极电压超过它的最大额定电压。为了使两个MOSFET都保持在截止状态，而同时不违反最大栅极源极电压，栅极驱动电路可以用于将N沟道MOSFET栅极电压一直保持在或稍稍低于源极电压。用于图2中的SFi开关中的N沟道MOSFET的源极电压将小于V1和VQUT。用于图2中的SFi开关的P沟道MOSFET的源极电压将大于V1和VQUT。因此，N沟道MOSFET的栅极电压在截止状态利用稍低于小于V1和Vott的电压来驱动，而P沟道MOSFET的栅极利用稍微高于大于V1和Vott的电压来驱动，如图4中所示的。在图4中，Vottn由此是能够将N沟道MOSFET保持在截止状态的栅极电压，而Vqffp是能够将P沟道MOSFET保持在截止状态的优选栅极电压。再次参考图2，每当SFi开关被导通时，用于那个开关的两个MOSFET的源极电压和漏极电压将近似处于义。为了将那个开关的两个MOSFET都保持在导通状态，NMOS器件的栅极一源极电压必须保持足够地正，以提供所期望的导通阻抗，而PMOS器件的栅极一源极出于相同原因必须保持足够地负。在利用低电源电压的现有技术设计中，这典型地通过将 NMOS的栅极连接到基本等于正电源电压的电压来进行，而PMOS的栅极连接到基本等于负电源电压的电压。然而，为了容纳超过栅极一源极击穿电压的信号电压，到基本等于正或负电源电压的简单连接是不可能的。为了防止栅极氧化物的击穿，NMOS器件的栅极一源极电压优选保持等于V1加上足够的正偏移，以确保低的导通阻抗。同样地，PMOS器件的栅极一源极电压优选保持等于V1加上足够的负偏移以确保低的导通阻抗。图5中对此进行了说明，其示出了信号电压V1、以及被施加以使NMOS器件保持在导通状态的栅极电压VOT、以及被施加以使PMOS器件保持在导通状态的栅极电压Vwp的示例。由于每个器件的栅极一源极电压基本随着信号电压的变化保持不变，由伴随信号电压的开关导通阻抗中的变化导致的任何失真贡献被最小化。在一个实施例的示例中，V1与Vmn之间的偏移电压大约为+9V，而V1与Vwp 之间的偏移电压大约为-9V。图2中的增益控制开关S1到Sn需要免于损害栅极一源极电压的类似保护。如在共同未决申请中所描述的，通过一次仅导通这些开关中的一个来利用开关S1到、，这使得由于伴随着信号电压的导通阻抗中的变化而导致的来自于开关的任何失真作用最小化。因此，只要放大器A1工作在它的线性区域，被导通的开关将在两个MOSFET的源极和栅极上具有输入信号电压VIN。其余的增益控制开关S1到、将在图2的端子3上看到该相同的电压。 图2中标示为2的这些开关的端子将处于与通过SFi开关的设定以及由电阻器串R到Rn+所提供的分压所确定的Vot的一部分相等的电压。在图2中这些电压被标示为V1到VN。如上所述，对于开关、到^11来说，在一个示例中，构成开关S1到Sn的NMOS和 PMOS器件的栅极一源极击穿电压的大小为20V，以及用于运算放大器A1的典型的电源电压为+15V和-15V。如果为了将所期望的开关S1到、保持在导通状态，NMOS器件中的每一个的栅极被连接到+15V而PMOS器件中的每一个的栅极被连接到-15V，那么处于超过+5V 或-5V的端子Vin的输出信号电压将会开关中的器件上的最大栅极一源极电压。类似地，当利用开关、到^11时，为了保护不会超过最大的栅极一源极电压，用于开关S1到Sn的NMOS栅极一源极电压优选保持等于运算放大器A1的反相输入端处的电压加上足够的正偏移以确保低的导通阻抗。类似地，用于开关S1到Sn的PMOS栅极一源极电压优选保持等于运算放大器A1的反相输入端处的电压加上足够的负偏移以确保低的导通阻抗。在图6中对此进行了说明，其示出了运算放大器A1的反相输入电压VIN_、以及使NMOS器件保持在导通状态的优选栅极电压VM、以及使PMOS器件保持在导通状态的优选栅极电压Vonp的示例。在所示出的实施例的一个示例中，Vin与Vcm之间的偏移电压大约为+9V，而Vin与Vwp之间的偏移电压大约为-9V。如果栅极被驱动到电源电压以使MOSFET保持在截止状态，在关断的那些开关S1 到Sn中的MOSFET也可潜在地暴露于过量的栅极一源极电压。具体而言，即使处于最高的增益设置(典型地在图2中的开关、被导通时获得)，开关S1到Sn可被暴露于在两个信号端子上的较大电压摆动。可以实现这个的一种方式为，如果运算放大器A1具有现有技术中已知的类型，其包括不受过量差分输入电压影响的保护，例如这些包括它们输入端子两端的反向二极管。在这种情形中，运算放大器A1的反相和同相输入端将决不超过1伏特的差别。因此，端子VIN_处的较大输入电压将大部分被反映到反相输入端。在高增益设置处，这种较大的输入电压将使得运算放大器A1的输出端箝位在典型地位于几伏特或小于电源电压内的最大可能的输出电压，而高的输入信号电平本身使得较大的输入电压出现在开关S1 到Sn的端子3处。因此，这些开关S1到Sim中的每一个可以被暴露于接近于两个信号端子 0和3)上的电源电压中的任何一个的信号电压。如上所述，对于增益控制开关$到Sfm，用于将N沟道MOSFET保持在截止状态而不违背最大栅极一源极电压的最佳栅极电压为等于或稍小于源极电压的电压。对于增益控制开关S1到、中的N沟道M0SFET，源极电压将小于运算放大器A1的反相输入端处的电压 (VinJ和开关另一侧处的电压(对于开关Sn为Vn)。类似地，对于处于截止状态的P沟道 MOSFET的最佳栅极电压将等于或稍大于源极电压，其将大于VIN_或开关Sn的VN。图7中示出了这些波形。图8是示出了用于为N沟道和P沟道MOSFET的传输栅极生成栅极控制电压的电路的一个实施例的部分示意图以及部分方框图。参考图8，CMOS传输栅极包括MOSFET MjP Mb。出现在输入端SDl及SD2并且被施加到源极一漏极端子SD1及SD2的信号电压Vsdi及 Vsd2，还分别由单位增益放大器Buffer1和Buffer2来缓冲，以阻止增益控制网络(图2中示出了其实施例，如包括电阻器Rl到RN+1和Rl到RFM)的任何负载。放大器Buffer1的输出端被连接到偏移电压源Vffil的负端子、偏移电压源Vre2的正端子、“小于或等于”块Block1的第一输入端以及“大于或等于”块BlocIc2的第一输入端，所有这些构成开关驱动电路SDC。 因此，电压源V⑹的正端子处的电压Vwn将等于端子SD1处的电压加上通过由V⑹提供的电压所确定的正偏移。如果如上所述适当选择偏移电压Vffil,那么根据本公开，电压Vwn将是使N沟道MOSFET Mb保持在导通状态的适当栅极电压。类似地，电压源负端子处的电压Vtw将等于端子SD1处的电压加上通过由Vre2提供的电压所确定的负偏移。如果如上所述适当选择偏移电压Vqs2，那么电压Vqnp将是使P沟道MOSFET Ma保持在导通状态的适当栅极电压。放大器Buffer2的输出端被连接到“小于或等于”块Block1的第二输入端以及“大于或等于”块BlocIc2的第二输入端。Block1的输出Vcwn将是等于其输入端处的两个电压中更负的一个的电压，或者如果输入电压相等，则等于两个输入端处的电压。Block2的输出Vtwp将是等于它的输入端处的两个电压中更正的一个的电压，或者如果输入电压相对， 则等于两个输入端处的电压。因此，Block1的输出端处的电压Vwfn将等于开关端子SD1和 SD2处的电压中更负的一个的电压，并且将是使N沟道MOSFET Mb位置截止状态的适当栅极电压。类似地，Block2的输出端处的电压将是开关端子SD1和巩处的电压中更正的一个的电压，并且将是使P沟道MOSFETMa保持导通状态的适当栅极电压。开关SW1和SW2代表由控制信号V··所控制的电子开关。控制信号V_优选具有两种状态；用于导通MOSFETMa和Mb的“导通”状态，以及用于使MOSFETMa和Mb截止的 “关断”状态。当控制信号Vm处于“导通”状态时，开关SW1的端子2和3被连接，并且开关SW2的端子2和3被连接，将适当栅极电压Vqnn和Vqnp分别施加到MOSFETMa和MB，以便使两个MOSFET都保持在导通状态。当控制信号VroNT·处于“关断”状态时，开关SW1的端子 1和2被连接，并且开关SW2的端子1和2被连接，将适当栅极电压V_和V_分别施加到 MOSFETMa和MB，以便使两者都保持在截止状态。应注意到，偏移电压源V⑹的负端子和/或偏移电压源Vre2的正端子可选择地被连接到放大器Buffer2的输出端而不是放大器Buffer1的输出端，而没有损失功能，这是因为， 当MOSFETMa和Mb导通时，端子SD1和两端几乎不存在电压差。图9和10示意性地更详细示出了这里所描述的这种类型的开关驱动电路的一个实施例。图9示出了用于连接控制信号的电路以及用于CMOS开关的NMOS栅极驱动电路的示意图。图10示意性示出了用于CMOS开关的PMOS栅极驱动电路。参考图9，N沟道MOSFET差分对M1和M2经由端子VCQNT·在控制电压VCQNT·与栅极驱动器电路之间提供接口。控制电压优选为逻辑信号，其被设置成大于阈值电压 Vthe的高电平或低于阈值电压Vthk的低电平的两个电平之一。当控制单元νωΝΤ·被设置到高电平时，N沟道MOSFETM1被导通并且基本上传导来自于电流源I1的所有电流，而N沟道 MOSFETM2基本上被截止。当控制电压νωΝΤ·被设置到低电平时，N沟道MOSFETM2基本上传导来自于电流源I1的所有电流，且N沟道MOSFETM1基本上处于截止状态。通过这种方式， 控制电压将来自于电流源I1的电流弓I导流过二极管连接的P沟道MOSFETM3或M4中的一个。源极一漏极电压端子Vsdi优选被连接到要由栅极驱动器电路来控制的CMOS开关的两个信号端子中的一个，而源极一漏极极电压端子Vsd2优选被连接到要被控制的CMOS开关的两个信号端子中的另一个。例如，参考图3，端子Vsdi优选被连接到CMOS开关的端子 SD1,而Vsd2优选被连接到CMOS开关的端子SD2。端子Votn优选被连接到要被控制的CMOS开关中的N沟道MOSFET的栅极端子。再次参考图9，图9中的P沟道MOSFETM11、二极管连接的P沟道M0SFETM9、二极管连接的N沟道MOSFETMici、以及电流源I2 —起形成用于源极一漏极电压Vsdi的源极跟随缓冲器，以使得MOSFET M9的源极处的电压Vm基本由下式给出Vonn = VSD1+VSG11+VGS10+VSG9其中，VSC11、Vgsio以及Vsc9分别是Mn、M10和M9的栅极一源极(或源极一栅极)电压，且全部为正量。随着源极一漏极电压Vsdi的变化，栅极一源极电压基本恒定达到使电流源I2恒定的程度，这是因为N沟道MOSFETM12的栅极在MOSFET M9的源极上提供可忽略不计的负载。 MOSFET M11优选具有工艺设计规则所允许的最小几何形状和电压需求，以便于使电压Vsdi上的电容性负载最小。在一个实施例的示例中，电流源I2的值大约为10 μ A，而MOSFET M9到 M11的栅极一源极电压的总和的标称值为9V。因此，如上所述，MOSFET M9的源极处的电压 Vqnn基本等于用于待控制的CMOS开关中的N沟道MOSFET的最佳导通电压。N沟道MOSFET M12和电流源13用作电压Vqnn的源极跟随缓冲器，以使得MOSFET M12 的源极处的电压基本上等于VQffl-Vesi2，其中电压Vesi2是MOSFET M12的栅极一源极电压。电流源I3的优选值等于电流源I1的值。当控制电压￥_为高时，来自电流源I1的电流经由 MOSFET M1引导到M3。此外，由于MOSFET M4中基本上不存在电流流动，所以在P沟道MOSFET M5、N沟道MOSFET M6、或者N沟道MOSFET M7中也将基本上不存在电流流动。MOSFET M3的栅极和源极端子被分别连接到P沟道MOSFET M8的栅极和源极端子，形成电流镜。MOSFET M8优选具有等于MOSFET M3W栅极宽度一半的栅极宽度，导致从MOSFET M8的漏极获得等于电流源I1所提供的电流值的一半的电流。由于N沟道MOSFET M7截止，所以电流流过二极管连接的P沟道MOSFET M140 MOSFET M7截止的事实还确保了二极管连接的P沟道MOSFET M17基本上不传导电流。在这种情况下，MOSFET M12和M14每一个都将利用等于由电流源I1 的值的一半的源极一漏极电流工作。由于在这种情况下，MOSFET M12和虬4基本上工作在相同的电流，所以它们的栅极一源极电压将基本上相等。因此，端子Vkm处的电压将基本上等于MOSFET M9或VqnnW源极处的电压，如上所述，该电压为用于可编程增益放大器中的单个 CMOS开关的N沟道MOSFET部分的优选导通电压。N沟道MOSFET M13连同电流源I4 一起形成用于电压Vsdi的第二源极跟随缓冲器。 N沟道MOSFET M16连同电流源I5 —起形成用于CMOS开关信号电压Vsd2的源极跟随缓冲器。 MOSFET M13和礼6优选具有由工艺设计规则和电压需求所允许的最小几何形状，以便于分别使电压Vsdi和Vsd2上的电容性负载最小化。电流源14和I5优选为基本相等的值，在实施例的一个示例中，其均都等于10 μ A。MOSFET M13和M16的源极处的电压将分别基本为Vsi3 = Vsdi-Vgs13 和 Vsi6 = Vsil2-Vesi6，其中电压 Vesi3 和 Vesi6 分别为 MOSFET M13 和 M16 的源极一栅极电压。由于MOSFET M13和M16工作在相同的电流，所以它们的源极一栅极电压将基本上相等。P沟道MOSFET M15和M18连同电流源I6 一起形成“小于或等于”电路。M15和M18 优选是几何形状相同的器件。如果电压Vsi3实质小于电压Vsi6，则基本通过MOSFET M15传导来自电流源I6的所有电流，并且MOSFET M15和M18的源极的结处的电压Vsi5等于VS15 = VSM-Vesi3+VS(;i5，其中Vsei5是M15的源极-栅极电压。如果电压Vsi6基本小于电压Vsi3，则基本通过MOSFET M18传导来自电流源I6的所有电流，并且MOSFET M15和M18的源极的结处的电压等于=Vsi5 = VSD2-Vm6+VS(;i8，其中Vsei8是M18的源极-栅极电压。注意到N沟道MOSFET和 P沟道MOSFET的栅极-源极电压处于相反的极性，电压Vsei5将小于Vsdi或Vsd2加上偏移电压，所述偏移电压等于N沟道MOSFET和P沟道MOSFET的栅极-源极电压的大小的差值。然而应该清楚地是能够确保该偏移电压接近于零，这只能做到接近，因为N沟道MOSFET和P 沟道MOSFET经历独立的工艺变化。然而，如下所述，在大多数情况下这种精确度是足够的。当控制电压Vcqnt■较低时，来自于电流源I1的电流经由MOSFET M2引导到M4。此外，由于在MOSFETM3中基本上不存在电流流动，所以在MOSFETM8中也基本上不存在电流流动，且MOSFET Mw截止。MOSFET M4的栅极和源极端子被分别连接到P沟道MOSFET M5的栅极和源极端子，形成电流镜。MOSFET M5优选具有等于MOSFET M4的栅极宽度的一半的栅极宽度，导致从MOSFET M5W漏极获得等于电流源I1的值的一半的电流。电流流过二极管连接的MOSFET M6并且被镜像到MOSFET M70因此，等于电流源I1的值的一半的电流被MOSFET M7衰弱，其流过二极管连接的MOSFET M170在一个实施方式中，由电流源I6提供的电流的值等于I1的值。因此，来自于源I6的电流的一半流过MOSFET M17，而取决于分别提供在端子 Sdi和、的电压Vsdi和Vsd2的相对电平，可获得MOSFET M15或M18任一个或两者的平衡。在这种情况下，端子Vrora处的电压将基本等于Vsdi或Vsd2中的较小者加上前述取决于N沟道与P沟道栅极一源极电压之间的差值的偏移值，减去M17的栅极一源极电压。M17的栅极一源极电压的大小总是足够确保Vrora处的电压稍低于Vsdi或Vsd2中的较小者，如上所述其为根据本发明的可编程增益放大器中的单个CMOS开关的N沟道MOSFET部分的截止电压的一个实施方式。图10示意性示出了生成用于待控制的CMOS开关中的P沟道MOSFET的栅极驱动信号的附加电路。标示为Vm和Vhw的端子旨在连接到图9中相同命名的端子。因此，图 9中的MOSFETM3和M4的栅极和漏极端子被分别连接到图10中的P沟道M0SFETM19和M22的栅极端子。图10中标示为Vsdi和Vsd2的端子连接到图9中相同命名的端子，以及连接到如图3中所示的待控制的CMOS开关的信号端子SD1和SD2。在一个实施方式中，端子Vrap被连接到待控制的CMOS开关中的P沟道MOSFET的栅极端子。图10中的N沟道MOSFETM23连同二极管连接的P沟道M0SFETM24、二极管连接的N 沟道MOSFETM25以及电流源I7 —起形成用于源极一漏极电压Vsdi的第三源极跟随缓冲器，以使得M25的源极处的电压V-基本由下式给出VQNP = Vsin-Veffi3-Vse24-Ves25,其中，Ves23、Vse24以及Vcffi5分别为M23、M34、和Mm的栅极一源极(或源极一栅极)电压，且所有的都为正量。随着源极一漏极电压Vsd发生变化，这些栅极一源极电压基本恒定以至于电流源I7恒定，这是因为N沟道MOSFET M27的栅极在MOSFETM25的源极上提供可忽略不计的负载。M0SFETM23优选具有由工艺设计规则和电压需求所允许的最小几何形状，以便于是电压Vsdi上的电容性负载最小化。在一个实施例的示例中，由电流源I7提供的电流值大约为10 μ Α，而MOSFEtM23 到M25的栅极一源极电压的总和的标称值为9V。因此，如上所述，MOSFETM25的源极处的电压Vqnp将基本等于用于待控制的CMOS开关中的N沟道MOSFET的优选导通电压。P沟道MOSFET M27和电流源18用作电压Vqnp的源极跟随缓冲器，以使得MOSFET M27 的源极处的电压基本上等于VQNP+Vse27，其中电压Vse27为MOSFET M27的源极一栅极电压。用于电流源I8的优选值等于由图9中的电流源I1所提供的电流值。参考图9，当控制电压VroNT· 为高时，来自于电流源I1的电流经由MOSFET M1引导到M3，且M0SFETM4中将基本上不存在电流流动。由于MOSFET M4 (图8)和MOSFET M22 (图9)的栅极和漏极被连接到一起，在P沟道 MOSFET Μ。中将基本上不存在电流流动。类似地，MOSFET M3 (图8)的栅极和源极端子被分别连接到P沟道MOSFET M19 (图9)的栅极和源极端子，形成电流镜。MOSFET M19优选具有等于MOSFET M3的栅极宽度一半的栅极宽度，导致从MOSFETM19的漏极获得等于电流源I1所提供的电流值的一半的电流。参考图10，电流流过二极管连接的N沟道MOSFET M2tl，其与N 沟道MOSFETM21形成电流镜。因此，MOSFETM21的漏极电流将基本上等于图9中的电流源I1 的漏极电流的一半。漏极电流将流过二极管连接的P沟道MOSFETM28，这是因为(如上所述的)M0SFETM22截止。MOSFETM22截止的事实还确保了二极管连接的N沟道MOSFET M32基本上不传导电流。在这些情况下，MOSFET M27和^8每一个都将利用等于由电流源I1所提供的电流值的一半的源极一漏极电流工作。由于在这些情况下，MOSFET Μ27*‘工作在基本上相同的电流，所以它们的栅极一源极电压基本上相等。因此，端子νωΝΡ处的电压基本上等于MOSFET Mm的源极(或Vqnp)处的电压，如上所述，该电压为用于可编程增益放大器中的单个CMOS开关的P沟道MOSFET部分的优选导通电压。P沟道MOSFET M26连同电流源I9形成用于电压Vsdi的第四源极跟随缓冲器。N沟道 MOSFETM30连同电流源Iltl形成用于CMOS开关信号电压Vsd2的第二源极跟随缓冲器。MOSFET M26和M3tl优选具有由工艺设计规则和电压需求所允许的最小几何形状，以便于分别使电压 Vsm和Vsd2上的电容性负载最小化。电流源I9和Iltl优选为基本相等的值，在实施例的一个示例中，均都等于10 μ A。MOSFET M26和M3tl的源极处的电压将分别基本为Vsai = VSD1+VSG26 和Vs30 = VSD2+VSG3Q，其中电压Vsg26和Vsg30分别为MOSFET M26和M30的源极一栅极电压。由于MOSFET M26和M3tl工作在相同的电流水平，它们的源极一栅极电压将基本上相等。N沟道 MOSFETM29和M31连同电流源I11形成“大于或等于”电路。MOSFETM29和M31优选为几何形状相同的器件。如果电压Vs26基本上大于电压Vs3tl,则基本上来自于I11的所有电流将由M29传导，并且MOSFETM29和M31的源极接合点处的电压Vffi9将为= VSD1+VSG26-VGS290如果电压 Vs3tl基本上大于电压Vs26，那么基本上来自于电流源I11的所有电流将由MOSFET M31传导，且 MOSFETM29和M31的源极接合点处的电压将为= VSD2+VSG30-VGS31o注意到N沟道和P沟道 MOSFET的栅极一源极电压具有相反的极性，电压Vsffl将为电压Vsdi或Vsd2中的较大者加上等于一个N沟道MOSFET与一个P沟道MOSFET的栅极一源极电压的大小之间的差值的偏移电压。参考图9，当控制电压Vromm为低时，来自于电流源I1的电流经由MOSFET M2引导到M4。此外，由于在MOSFET M3中基本上不存在电流流动，在图10中的M0SFETM19中也基本上不存在电流流动。因此，图10中的MOSFET M2tl、M2、和M28截止。M0SFETM4的栅极和源极端子被分别连接到图10中的P沟道MOSFET 的栅极和源极端子，形成电流镜。MOSFET M22 优选具有等于MOSFETM4的栅极宽度一半的栅极宽度，导致从MOSFETM22的漏极获得等于电流源I1的值的一半的电流，其流过二极管连接的MOSFET M320电流源I11的值优选等于由电流源I1所提供的电流的值。因此，来自于电流源I11的电流的一半流过MOSFET M32，而取决于电压Vsdi和Vsd2的相对电平，获得MOSFET Mffl或M31中任一个，或两者的平衡。在这些情况下，端子Vrap处的电压将基本上等于两个电压Vsdi和Vsd2中的较大者加上取决于N沟道与P 沟道栅极一源极电压之间的差值的前述偏移，加上MOSFET 的栅极一源极电压。MOSFET M32的栅极一源极电压的大小总是足以确保电压Vewp将稍高于电压Vsdi和Vsd2中的较大者， 如上所述，其为根据本发明的用于可编程增益放大器中的单个CMOS开关的P沟道MOSFET 部分的优选截止电压。该构架的其它优势为控制可编程增益放大器中的CMOS开关的导通和关断的次数的能力。尤其在音频的应用中，在组成开关的MOSFET的栅极上的快速电压转变经由栅极到沟道的电容可电容耦合到沟道，在增益转变期间，导致可听见的“嘀哒声”。这种现象，有时称作“电荷注入”，可以通过为N沟道和P沟道器件选择几何形状来最小化，N沟道和P沟道器件组成在N沟道和P沟道器件之间导致匹配的栅极一沟道电容的开关。(在这种方案中， 每个器件的栅极由相反移动的信号来驱动，以使得两个信号注入相等且相反的电荷注入到信号路径，理论上其互相抵消。)然而，当栅极由非常快的上升次数驱动时，该方法在消除可听见的嘀哒声上几乎从未完全成功。因此，以在开关中的MOSFET的栅极的导通电压与关断电压之间的预定变换率来提供电压斜升，对于用于音频用途的可编程增益放大器的栅极驱动电路来说是有利的特征。参考图9，当电压中的较快低一高转变被应用到Vott■端子时，(a)来自于电流源I1的电流被从MOSFET M4引导到M3, (b)MOSFET M17被关断，以及(c)MOSFET M8被导通。由于所有的相关节点具有相对较低的阻抗，该电流引导非常快速。然而，当MOSFET M8 导通时，它的漏极电流将不立即流经MOSFET M14，但必须首先为连接至Votn端子的任何负载电容充电。优选地，该节点上的主要负载电容为CMOS开关中的N沟道器件的栅极一沟道电容。这可能是十分重要的，这是因为，在低噪声可编程增益放大器中所必需的低导通阻抗开关所需要的几何形状，与栅极驱动器电路中的器件的几何形状相比非常大。通过按比例决定电流源I1的值，且利用该值，电流源I3和I6的值成比例，开关中的N沟道器件的关断与导通状态之间的变换率可被控制。类似地，当在VeQNT·中施加快速的高一低变换时，MOSFET M8关断且M0SFETM7非常迅速地导通。通过MOSFETM7衰减的电流为Votn端子上的负载电容(未示出)充电，其在开关的导通与关断状态之间提供受控制的斜升。对于本领域技术人员显而易见的是，用于图 10中所示的开关中的P沟道MOSFET的驱动电路将以与用于N沟道MOSFET的方式类似的方式工作。在优选实施例中，CMOS开关的几何形状在尺寸上按比例确定，以便满足对于模拟增益放大器在它的各种可编程增益处所要求的噪声及失真性能的需求。典型地，图2中示出的增益控制开关S1-A将被按比例确定，以使得使最高增益设置激活的开关将具有最低的导通阻抗，并由此是最宽的开关。例如，在图2中，增益控制开关、将为最宽的，而开关 S1将是最窄的。增益控制开关SF1-SFm优选将被按比例确定，以使得每一个的导通阻抗被选择成与它的相关串联电阻器Rfi-Rfm相比可忽略不计。一旦这些几何形状被选择，相应的电流源I1, I3, I6, I8，和I11的值可以被选择用于单独的栅极驱动电流中的每一个，以便为所有开关的栅极电压转变提供相同的斜升率。具有较大的电容的较大的开关将具有电流I1,13， 16，18，和I11的较大的值，而具有较小的电容的较小的开关将具有电流IpIyI6J8，和I11的较小的值。在一个示例中，这些电流的范围为1 μ A到16 μ Α,以便在用于所有开关的导通与关断状态之间获得大约20 μ sec的转变时间。可替换地，为了针对每个开关的几何形状按比例的决定I1和与其成比例的其它电流的值，电流I1和与其成比例的其它电流的值对于所有驱动电路可以是恒定的，且MOSFET M3到M8，以及MOSFETM19, M20和M21，以及M4到M5, M6, M7,和M22的宽度的比率可相反地被按比例确定成相关的开关中的器件的宽度，以获得类似的结果。此外，如果用于导通到关断和关断到导通的转变的栅极驱动电压的不同变化率是理想的，可按比例确定MOSFET M7-M8以及 MOSFETM21-M22的宽度的比率。应该清楚地是，这里所描述的总体方法可以被应用到其它可编程增益放大器和/ 或切换拓扑。特别地，所描述的开关驱动器可以被应用于共同未决申请的图4中所示的可编程增益仪器放大器。它也可用于其它可编程增益放大器拓扑，以及用于简单的切换拓扑， 其中低失真、低噪声和高电压性能是期望的。此外，可进行所采用的半导体器件的类型变化。应注意到，尽管图3中示出的MOSFETMa和Me被描述成具有源极和漏极，应该意识到，在这些器件被使用的环境中(当开关具有施加的时变信号时)，每个MOSFET的哪个端子是源极以及哪个端子是漏极，随着信号改变极性而切换。在一个实施例中，MOSFET为物理对称的器件，偏压条件识别并由此确定哪个端子用作源极，哪个端子用作漏极。对于N沟道器件，处于较低电势(相对于栅极)的端子为源极而具有较高电势的端子为漏极。P沟道器件的情形与此相反。所以栅极驱动电路相对于正确的端子保持适当的“栅极一源极电压”。 在图8的实施方式中，栅极驱动电路将适当的“栅极一源极电压”保持为SDC的“小于或等于” Block1和“大于或等于” BlocIc2的输出的函数。因此，应理解，每个MOSFET被描述成包括两个源极一漏极端子，这是因为能够根据MOSFET如何被偏压来操作端子中的任一端子。因此，根据本公开提供了一种用于诸如共同未决申请中所描述的类型的低失真可编程增益放大器的新的以及改善的动态开关驱动器。该说明中所描述的示例实施例通过示例的方式而不是限定的方式给出，且各种变型、组合和替换可被本领域技术人员实现，而不在本公开的更广泛方面在精神或范围上偏离本公开以及不偏离附属的权利要求中所阐述的本公开。用于共同未决申请中所描述的类型的低失真可编程增益放大器的新的以及改善的动态开关驱动器以及本文中所公开的公开方法，及其所有元件，都被包含在至少一个的所附权利要求的范围内。目前所公开的系统及方法的元件都不打算被放弃，也不打算必然限定权利要求的解释。在这些权利要求中，以单数形式引用元件，除非明确说明，不意味着 “一个或仅仅一个”，反而意味着“一个或多个”。已知的或者对于本领域技术人员稍后所知的、对于整个本公开所描述的各种实施例的元件的所有结构和功能的等价物，合并与此作为参考，且打算由权利要求所包括。而且，本文所公开的内容不打算用于公众，不管这样的公开是否在权利要求中明确叙述。没有权利要求的元件将基于35 U. S. C. §112第六段的条款解释，除非该元件利用短语“用于...的装置，”所明确地叙述，或者在方法权利要求的情形中，该元件利用短语“用于...的步骤”来叙述。
权利要求
1.一种用于切换时变输入信号的开关电路，所述开关电路包括至少一个开关，包括N沟道MOSFET和P沟道M0SFET，所述N沟道MOSFET和所述P沟道 MOSFET均具有被配置为接收驱动信号以改变所述开关的导通/关断状态的栅极；以及驱动电路，被配置和设置成选择性施加一对驱动信号来改变所述开关的导通/关断状态，所述驱动电路被配置和设置成生成作为下述内容的函数的驱动信号(a)足够改变所述开关的导通/关断状态的一对DC信号分量，以及(b)作为出现在每个MOSFET的源极端子上的信号的至少部分复制的一对时变信号分量，以使得当所述η沟道MOSFET和所述ρ沟道MOSFET的栅极分别施加有DC信号时，所述驱动信号将处于保持所述开关的所述导通/ 关断状态并且将每个MOSFET的栅极一源极电压保持在所述MOSFET的栅极一源极击穿限制内的适当水平。
2.根据权利要求1所述的开关电路，其中，所述MOSFET中的每一个包括两个源极一漏极端子，并且所述MOSFET被配置为一个MOSFET的一个源极一漏极耦合到另一个MOSFET的一个源极一漏极，以形成MOSFET源极一漏极端子的第一耦合对，并且所述MOSFET的剩余源极一漏极端子彼此耦合，以形成MOSFET源极一漏极端子的第二耦合对。
3.根据权利要求2所述的开关电路，其中，所述驱动电路包括具有耦合到MOSFET源极一漏极端子的一个耦合对的输入端的第一缓冲放大器，以及具有耦合到第二对MOSFET 源极一漏极端子的输入端的第二缓冲放大器，所述缓冲放大器中的每一个具有被配置成生成输出信号的输出端子，所述输出信号基本上为所述时变输入信号的复制品。
4.根据权利要求1所述的开关电路，其中，所述η沟道MOSFET和ρ沟道MOSFET均包括两个源极一漏极端子，并且所述驱动电路被配置和设置成当所述开关处于关断状态时， 施加到所述η沟道MOSFET的栅极的电压等于施加到所述η沟道MOSFET的最负源极一漏极的电压或比施加到所述η沟道MOSFET的最负源极一漏极的电压更负，施加到所述ρ沟道 MOSFET的栅极的电压比施加到所述ρ沟道MOSFET的最正源极一漏极的电压更正。
5.根据权利要求4所述的开关电路，其中，所述MOSFET被配置成一个MOSFET的一个源极一漏极耦合到另一 MOSFET的一个源极一漏极，以形成MOSFET源极一漏极端子的第一耦合对，并且所述MOSFET的剩余源极一漏极端子彼此耦合，以形成MOSFET源极一漏极端子的第二耦合对。
6.根据权利要求1所述的开关电路，其中，所述η沟道MOSFET和ρ沟道MOSFET均包括两个源极一漏极端子，并且所述驱动电路被配置和设置成当所述开关处于导通状态时， 施加到所述η沟道MOSFET的栅极的电压相对于其源极一漏极端子的电压足够正，以使得所述η沟道MOSFET提供期望的导通阻抗，并且施加到所述ρ沟道MOSFET的栅极的栅极一源极电压相对于其源极一漏极端子的电压足够负，以使得所述P沟道MOSFET提供期望的导通阻抗，从而使得两个MOSFET导电。
7.根据权利要求6所述的开关电路，其中，当所述开关处于导通状态时，施加到所述η 沟道MOSFET的栅极的所述栅极一源极电压比所述η沟道MOSFET的源极和漏极处的电压更正，并且当所述开关处于导通状态时，施加到所述P沟道MOSFET的栅极的所述栅极一源极电压比所述P沟道MOSFET的源极和漏极处的电压更负。
8.根据权利要求1所述的开关电路，还包括第一和第二电子控制选择器，每一个选择器具有第一和第二输入端子、一个输出端子以及一个控制端子，其中，所述控制端子被配置成接收确定所述第一输入端子或所述第二输入端子是否电耦合到所述输出端子的控制信号，并且其中，两个选择器上的控制端子彼此耦合。
9.根据权利要求8所述的开关电路，还包括，(a)第一缓冲放大器，(b)第一偏移电压发生器，具有耦合到所述第一缓冲放大器的输出端的负端子，所述第一偏移电压发生器包括耦合到第一电子控制选择器的第一输入端子的正端子，以及(c)第二偏移电压发生器， 具有耦合到所述第一缓冲放大器的输出端子的正端子，以及耦合到所述第二电子控制选择器的第一输入端子的负端子。
10.根据权利要求9所述的开关电路，还包括小于或等于电路，所述小于或等于电路包括用于接收第一输入信号的第一输入端子、用于接收第二输入信号的第二输入端子、以及用于生成与两个输入信号中的更负的一个成比例的输出信号的输出端子。
11.根据权利要求10所述的开关电路，还包括大于或等于电路，所述大于或等于电路包括用于接收第一输入信号的第一输入端子、用于接收第二输入信号的第二输入端子、以及用于生成与两个输入信号中的更正的一个成比例的输出信号的输出端子。
12.根据权利要求11所述的开关电路，其中，所述第一缓冲放大器的所述输出端子被耦合到所述小于或等于电路的所述第一输入端子以及所述大于或等于电路的所述第一输入端子，所述第二缓冲放大器的所述输出端子被耦合到所述小于或等于电路的所述第二输入端子以及所述大于或等于电路的所述第二输入端子，所述小于或等于电路的所述输出端子被耦合到所述第一电子控制选择器的所述第二输入端子，所述大于或等于电路的所述输出端子被耦合到所述第二电子控制选择器的所述第二输入端子，其中，当施加到两个选择器的所述控制信号处于一个状态时，添加到来自所述第一缓冲放大器的所述输出信号并且由所述第一偏移电压发生器生成的偏移电压被耦合到所述开关的所述N沟道MOSFET的所述栅极，而从所述第一缓冲放大器的所述输出信号减去并且由所述第二偏移电压发生器生成的偏移电压被耦合到所述开关的所述P沟道MOSFET的所述栅极，并且当施加到所述两个选择器的所述控制信号处于第二状态时，所述两个缓冲放大器中的所述输出中更负的一个输出被耦合到所述N沟道MOSFET的所述栅极，而来自于所述两个缓冲放大器中的所述输出中更正的一个输出被耦合到所述开关的所述P沟道M0SFET。
13.根据权利要求1所述的开关电路，其中，所述驱动电路被配置和设置成生成一对驱动信号以控制所述开关的导通/关断状态，并且还被配置成使得所述信号在导通与关断状态之间的转换以预定速率发生。
14.一种使用至少一个开关切换时变输入信号的方法，所述开关包括N沟道MOSFET和 P沟道M0SFET，所述N沟道MOSFET和所述P沟道MOSFET均具有被配置成接收用于改变所述开关的导通/关断状态的驱动信号的栅极，所述方法包括通过生成作为下述内容的函数的驱动信号(a)足够改变所述开关的导通/关断状态的一对DC信号分量，以及(b)作为出现在每个MOSFET的源极端子上的信号的至少部分复制的一对时变信号分量，来选择性施加用于改变所述开关的导通/关断状态的驱动信号， 使得当分别向所述η沟道MOSFET和所述ρ沟道MOSFET的所述栅极施加所述DC信号时，所述驱动信号将处于保持所述开关的导通/关断状态并且将每个MOSFET的栅极一源极电压保持在所述MOSFET的栅极一源极击穿限制内的适当水平。
15.根据权利要求M的方法，其中，所述信号在导通与关断状态之间的转换以预定速率发生。
全文摘要
一种用于切换时变输入信号的开关电路，该开关电路包括包含N沟道MOSFET(MB)和P沟道MOSFE(MA)的至少一个开关，所述N沟道MOSFET(MB)和P沟道MOSFE(MA)均具有被配置成接收用于改变所述开关的导通/关断状态的驱动信号的栅极；以及驱动电路(5DC)，所述驱动电路被配置和设置成选择性施加用于改变所述开关的导通/关断状态的一对驱动信号，所述驱动电路被配置和设置生成作为下述内容的函数的驱动信号(a)足够改变所述开关的导通/关断状态的一对DC信号分量，以及(b)作为出现在每个MOSFET的源极端子上的信号的至少部分复制的一对时变信号分量(Vonn，Vonp)，以使得当分别向所述n沟道和p沟道MOSFET的栅极施加DC信号时，所述驱动信号将处于保持所述开关的导通/关断状态并且将每个MOSFET的栅极—源极电压保持在MOSFET的栅极—源极击穿限制内的适当水平。
文档编号H03K17/06GK102577111SQ201080045721
公开日2012年7月11日 申请日期2010年8月16日 优先权日2009年8月14日
发明者G·K·赫伯特 申请人:塔特公司