专利名称：具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器的制作方法
技术领域：
本发明涉及用于校正使用逐次逼近寄存器(SAR)逻辑的模拟/数字转换器(ADC)中的积分非线性度(INL)误差的电路及方法。
背景技术：
逐次逼近寄存器(SAR)模拟/数字转换器(ADC)通过ニ进制算法将模拟信号转变成数字信号，所述ニ进制算法在输入电压被取样到电容器数字/摸拟转换器(CDAC)上之后 执行ニ进制逐位比较。此取样在CDAC中存储电荷，操纵所述电荷且将其与參考进行比较以确定最接近地表示模拟输入电压的数字输出代码。电容器固有地具有ニ阶电压系数，所述ニ阶电压系数使存储在电容器上的电荷量相对于跨越所述电容器的电压是非线性的。此些电压系数在ADC的输出中引起积分非线性度(INL)误差。随着正在ADC中被取样的模拟输入电压増大，归因于CDAC电容器的ニ阶系数的INL误差増大。由电容器电压系数引起的实际SARADC传递曲线与“理想”直线阶梯传递函数之间的差异被认为是INL误差。ADC中的INL误差的量值随着输入信号的量值增大而増大。此INL误差的增大是由于归因于CDAC电容器的电容器电压系数的INL误差与跨越所述电容器的电压之间的特有ニ阶或“平方律”关系。因此，输入电压范围的加倍将导致四倍的INL误差。举例来说，如果将5伏峰峰输入信号施加到SAR ADC且这导致I个最低有效位(LSB)的INL误差的产生,那么10伏峰峰输入信号将在输入信号峰值处产生4LSB的误差。基于CDAC中的各个电容器的匹配且还基于输入是单极还是双极的(且还固有地基于电压系数，因为它们是INL误差的原因的一部分)，INL误差的图表的中心点可向左或向右移位。可取决于用于转换输入信号的算法来使SARADC的INL曲线的特有S形状颠倒。现有方式描述于美国专利第7，501，965号及第7，196，645号中。图I及2为掲示基本的INL校正技术的第7，501，965号美国专利的图6及7的复制图。图2展示图I的CDAC 630的细节。比较器610将中间信号(其由CDAC 630响应于Vin及辅助DAC 640而产生)与中级參考电压进行比较，以产生到SAR逻辑626的输入。辅助DAC 640接收由误差计算块625计算的数字INL误差信号且产生INL误差信号的模拟表示作为到CDAC 630的输入。INL误差信号的模拟表示用于校正由CDAC 630产生的模拟输出电压。SAR逻辑626执行典型的SAR算法来控制计算块625及CDAC 630。‘965专利的技术使用转换操作的最初几个SAR ADC位决策来确定SAR ADC传递函数的正发生当前转换过程的部分。因此，由CDAC电容器的电容性电压系数产生的典型误差在SAR ADC转换结束之前被校正。在第7，501，965号美国专利中的误差计算块625中执行的INL误差校正由复杂的“数学引擎”执行，所述“数学引擎”根据所述专利中描述的复杂过程及相关联的方程来计算确定INL误差校正所需的各种系数，且由此为每ー单个SARADC芯片提供非常精确的校正。然而，所述数学引擎的使用导致所掲示的SAR ADC不合意地复杂、缓慢且昂贵。在ー些已知的CDAC中，提供动态误差校正电容器来校正由信号电压稳定问题引起的动态误差。需要低成本地实现由SARADC中的电容器电压系数引起的INL误差的快速校正，且需要避免用于实现此校正的复杂数学引擎
发明内容
根据ー个实施例，通过提供各自具有连接到导体(13)(其还连接到CDAC(IlA)的电容器的ー个端子且连接到SAR ADC的比较器(5)的输入)的第一端子的校正电容器(IlB)，本发明提供一种通过用来降低SAR ADC(IO)中的INL误差的电路及方法。所存储的INL误差信息(18A)用于控制耦合到所述校正电容器的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将第二端子耦合到接地电压或參考电压(Vkef)，以降低INL误差。在一个实施例中，本发明提供包括第一 CDAC(IlA)的SAR ADC(IO)，所述第一CDAC(IlA)接收第一模拟输入信号(Vin+)且包括各自具有稱合到第一导体(13)的第一端子的多个CDAC电容器。第一校正电容器电路(IlB)包括具有稱合到第一导体(13)的第一端子的校正电容器。比较器(5)具有I禹合到第一导体(13)的第一输入(+)。SAR逻辑电路(18)具有耦合到比较器(5)的输出￠)的输入且还具有第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制耦合到第一 CDAC(IlA)的电容器的第二端子的多个开关
(32)，以选择性将第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)。SAR逻辑电路(18)产生表不第一模拟输入信号(Vin+)的数字信号(25)。解码器电路(18A)具有第一输出总线(24)，所述第一输出总线(24)经耦合以控制耦合到校正电容器(IlB)的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将校正电容器的第二端子耦合到第ー參考电压(GND)或第三參考电压(图8中的Vkef或Vkefi)，以校正SAR ADC的传递特性中的INL误差。在所描述的实施例中，第一校正电容器电路(IlB)包括多个校正电容器(IlB)。解码器电路(18A)的第一输出总线(24)经耦合以控制分别耦合到第一校正电容器电路(IlB)的校正电容器的第二端子的多个开关(32)。第二 CDAC(7A)接收第二模拟输入信号(VIN_)且包括多个CDAC电容器，所述电容器各自具有耦合到一个耦合到比较器(5)的第二输入(-)的第二导体(12)的第一端子。SAR ADC(IO)还包括第二校正电容器电路(7B)，其包括各自具有耦合到第二导体(12)的第一端子的多个校正电容器。SAR逻辑电路(18)具有第ニ输出总线(14)，所述第二输出总线(14)经耦合以分别控制耦合到第二 CDAC(7A)的电容器的第二端子的多个开关(32)，以选择性地将第二 CDAC(7A)的电容器的第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)。解码器电路(18A)具有第二输出总线(22)，所述第二输出总线(22)经耦合以控制耦合到第二校正电容器电路(7B)的校正电容器的第ニ端子的多个开关(32)响应于所存储的INL误差信息而选择性地将第二校正电容器电路(7B)的校正电容器的第二端子耦合到第一參考电压(GND)或第三參考电压(图8中的Vkef或vmq)，其中SAR逻辑电路(18)产生数字信号(25)以表不第一(Vin+)模拟输入信号与第ニ(VIN_)模拟输入信号之间的差异(Vm-Vm)。解码器(18A)为SAR逻辑电路(18)的一部分。输出逻辑电路(27)接收数字信号(25)以将数字信号(25)格式化为SAR ADC(IO)的数字输出信号(DOUT)。在所描述的实施例中，第一(IlA)及第ニ(7A)CDAC的电容器以ニ进制方式加权，且第一(IlB)及第ニ(7B)校正电容器电路的校正电容器也以ニ进制方式加权。在一个实施例中，第一导体(13)通过第三导体(13A)及耦合在第一(13)导体与第三(13A)导体之间的第一缩放电容器(图7中的Csqm)来稱合到第一校正电容器电路(IlB)的电容器的第一端子及比较器(5)的第一⑴输入，且其中第二导体(12)通过第四导体(12A)及耦合在第二(12)导体与第四(12A)导体之间的第二缩放电容器(图7中的Cscale)来耦合到第二校正电容器电路(7B)的电容器的第一端子及比较器(5)的第二㈠输入。在一个实施例中，数字/摸拟转换器(15)具有输入(17)，所述输入(17)经耦合以接收数字输入信号(缩放代码)以用于产生第三參考电压(Vkefi)。
在所描述的实施例中，INL误差主要由第一(IlA)及第ニ(7A)CDAC的电容器的电压系数引起。在所描述的实施例中，由SAR逻辑(18)做出的预定数目个初始位决策的结果被解码器(18A)用来存取查找表(表I)，以确定校正电容器中的哪ー个将被选择性地耦合到第三參考电压(Vkef或Vkefi)。在一个实施例中，查找表(表I)存储用于SAR ADC的以统计方式确定的INL校正信息。在一个实施例中，本发明提供一种用于降低SARADC(IO)中的INL误差的方法，所述SAR ADC(IO)包括CDAC (IlA)，其接收模拟输入信号(Vra)，包括各自具有耦合到第一导体(13)的第一端子的多个CDAC电容器；比较器(5)，其具有耦合到第一导体(13)的第一输入⑴；及SAR逻辑电路(18)，其具有耦合到比较器(5)的输出(6)的输入且还具有第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制稱合到CDAC(IlA)的电容器的第ニ端子的多个开关(32)，以选择性地将第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)，所述SAR逻辑电路(18)产生表示输入信号(Vm)的数字信号(25)，其中所述方法包括提供所存储的INL误差信息；将校正电容器电路(IlB)中的多个校正电容器中的每ー者的第一端子耦合到第一导体(13);及控制耦合到所述校正电容器中的每ー者的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将校正电容器的第二端子分别耦合到第一參考电压(GND)或第三參考电压(图8中的Vkef或Vkefi)，以校正SAR ADC(IO)的传递函数中的INL误差。在所描述的实施例中，所述方法包括使用由SAR逻辑电路(18)做出的预定数目个初始位决策的结果来存取查找表(表I)，以确定校正电容器中的哪ー些将被选择性地耦合到第三參考电压(Vkef或Vkefi)。在所描述的实施例中，所述方法包括在查找表(表I)中存储用于SAR ADC的以统计方式确定的INL校正信息。所述方法还包括通过从用于SARADC(IO)的理想传递函数减去用于所述SARADC的实际传递函数来确定INL误差。在一个实施例中，所述方法包括通过数字/摸拟转换器(15)来产生第三參考电压(VKEF1)，所述数字/模拟转换器(15)具有经耦合以接收数字输入信号(缩放代码)的输入(17)。在一个实施例中，所述方法包括用于降低SAR ADC(IO)中的INL误差的电路，所述SAR ADC(IO)包括CDAC (IlA)，其接收模拟输入信号(Vra)，包括各自具有耦合到第一导体(13)的第一端子的多个CDAC电容器；比较器(5)，其具有耦合到第一导体(13)的第一输入⑴；及SAR逻辑电路(18)，其具有耦合到比较器(5)的输出(6)的输入且还具有第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制耦合到CDAC(IlA)的电容器的第二端子的多个开关(32)，以选择性地将第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)，SAR逻辑电路(18)产生表示输出信号(Vra)的数字信号(25)，所述电路包括第一校正电容器构件(IlB),其用于将校正电容器电路(IlB)中的多个校正电容器中的姆一者的第一端子稱合到第一导体(13);构件(表1，18A),其用于存储INL误差信息；及构件(18A)，其用于控制耦合到所述校正电容器中的每ー者的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将所述校正电容器的第二端子分别耦合到第一參考电压(GND)或第三參考电压(Vkef或Vkefi)，以校正SAR ADC(IO)的传递函数中的INL误差。
參考附图描述实例实施例，其中
图I为包括现有技术INL误差校正电路的数字/模拟转换器的示意图。图2为图I中的块620的示意图。图3为说明根据本发明的典型INL特性曲线及INL校正曲线的图表。图4为根据本发明的包括INL误差校正电容器及相关联电路的SAR ADC的框图。图5为包括4个INL校正电容器的图4的SAR ADC的实施方案的示意图。图6为包括12个INL校正电容器的图4的SAR ADC的实施方案的示意图。图7为包括12个INL校正电容器及2个缩放电容器的图4的SAR ADC的实施方案的示意图。图8为包括12个INL校正电容器及DAC (数字/模拟转换器)的图4的SAR ADC的实施方案的示意图，所述DAC用于响应于缩放代码而产生用于參考CDAC及缩放电容器的參考电压。
具体实施例方式理想的SAR ADC传递函数为使SAR ADC的模拟输入电压与其数字表示相关的直线或线性阶梯函数。传递函数中归因于SAR ADC中的CDAC的电容器电压系数的INL误差(积分非线性度误差)引起其实际传递函数与其理想传递函数不同。来自理想传递函数的差异可由特有S形状INL误差曲线指示，如图3中所展示。INL曲线具有针对SARADC归因于其CDAC电容器的电压系数的积分非线性度而观察到的特有S形状。INL误差曲线通过从实际传递曲线中减去理想线性传递曲线来获得。INL误差曲线的特有S形状由ニ阶电容器电压系数引起。INL误差曲线实际上通过从实际SAR ADC传递函数的端点描绘直线且接着从理想直线传递函数中减去实际传递函数来获得。所述线的描绘使最初及最后线段中的任何变化对于最终结果是透明的。三阶多项式方程曾用于提供对图3中展示的INL曲线的简单表示，但可替代地使用更复杂且因此更精确的方程。在任何情形下，待由所述方程表示的所需的INL校正量首先必须通过分割INL曲线来确定。校正的限制来自最初及最后线段中的最大误差，因为在这些线段中不能进行校正。在图3的图表中，表示为“INL”的模拟S形曲线表示由SAR ADC的CDAC中的电容器的电压系数引起的积分非线性度误差。图3的图表中的垂直轴指示以LSB(最低有效位)表示(且因此隐含地以伏特表示)的经正规化的INL误差。每ー LSB具有相关联的“ LSB大小”，其等于引起数字输出信号DOUT (图4)的最低有效位从“0”切換到“ I ”或从“ I ”切换到“0”所需的输入电压变化量。最大INL误差电压的值取决于正被使用的參考电压及所施加的输入电压的范围。“LSB大小”取决于CDAC的配置及架构。使图3中的INL曲线的垂直轴正规化，使得最大误差正好等于ー个LSB。在图3中的水平轴上指示的“经正规化的输入电压范围”指示SAR ADC的双极输入电压的范围。注意，在图3的水平轴上，未指示实际ニ进制代码，因为其已被正规化为± I伏持。图3中的“ INL调整(经正规化)曲线”为图4及5中展示的SARADC的模拟“经校正” INL误差，其是因针对其中针对图4中的块5、7及11提供图5中的CDAC电路10-1的情形将INL校正电容器切换到Vkef而产生。本发明的INL校正电容器用于提供以模拟INL调整(经正规化)曲线指示的经降低的INL误差。 INL调整(经正规化)曲线指示由于使用了本发明的INL校正电容器技术在SARADC传递函数中相比于未经校正的(即，S形)INL误差量而大大降低的INL误差量。在图3中，INL调整(经正规化)曲线从INL调整(实际)曲线及理想传递函数曲线获得。注意，INL调整(经正规化)曲线的左端点及右端点两者均在垂直轴上的OLSB处。当通过从实际SAR ADC传递函数减去SAR ADC的对应的实际理想线性传递函数来获得实际经校正INL误差曲线时(当使用图4及5的实例中展示的INL校正电路时)，结果是在图3中展示的INL调整(实际)曲线。注意，其计算出的端点不在OLSB处。因此，理想传递函数曲线实际上通过穿过理想传递函数曲线的左端点及右端点描绘直线来获得。接着，实际传递函数及INL调整(实际)实际上通过将理想传递函数的左端点升高到OLSB且将右端点下降到OLSB来“正规化”。理想传递函数曲线的每一点的移位量用于相等地使INL调整(实际)曲线的对应点移位，且所述移位产生INL调整(经正规化)曲线。在图4中，SAR ADC 10包括CDAC 11，其包括CDAC IIA及块IlB中的多个INL校正电容器两者。将输入电压Vin+施加到CDAC IlA的输入。CDAC 11的输出13连接到比较器5的⑴输入，所述比较器5的输出连接到SAR逻辑18的输入。SAR ADC 10还包括CDAC7，其包括CDAC 7A及块7B中的多个INL校正电容器两者。将输入电压VIN_施加到CDAC 7A的输入。CDAC 7的输出12连接到比较器5的(-)输入。(注意，Vin+与V‘相对于比较器5的⑴及㈠输入的连接性的关系可在SAR逻辑18内被颠倒及补偿。)从其模拟图3的INL及INL调整(经正规化)曲线的CDAC 7及11的实施方案的细节展示在图5中。參考图5，电路10-1可用于实施图4中的CDAC 7A及IlA及INL校正电容器块7B及11B。(图4中的INL校正电容器7B及IlB可被认为分别是CDAC 7及11的一部分)。在图5的CDAC IlA中，分别具有电容C、2C、4C、80"xC、yC及zC的多个以ニ进制方式加权的CDAC电容器中的每ー者使其上端子由导体13连接到比较器5的(+)输入。那些CDAC电容器中的每ー者的下端子连接到对应开关32的滑动片(wiper)，所述开关32使ー个端子被连接到接地(GND)且使另ー个端子被连接到VKEF。类似地，在CDAC 7A中，分另Ij具有电容C、2C、4C、80"xC、yC及zC的多个以ニ进制方式加权的CDAC电容器中的每ー者使其下端子由导体12连接到比较器5的㈠输入。CDAC 7A中的每ー CDAC电容器的上端子连接到对应开关32的滑动片，所述开关32使ー个端子被连接到接地且使另ー个端子被连接到VKEF。CDAC IlA中的开关32中的控制电极连接到图4中的总线16的对应导体，且CDAC 7A中的开关32的控制电极连接到图4中的总线14的对应导体。图5还展示用于图4的块7B及IlB中的INL校正电容器的电路。在图5的块7B中，具有电容C/4及C/2的两个INL校正电容器中的每ー者使其上端子连接到导体12且使其下端子连接到对应的开关32的滑动片，所述开关32使ー个端子被连接到接地且使另一个端子被连接到VKEF。类似地，在图5的块IlB中，具有电容C/4及C/2的两个INL校正电容器中的每ー者使其下端子连接到导体13且使其上端子连接到对应的开关32的滑动片，所述开关32使ー个端子被连接到接地且使另ー个端子被连接到VKEF。块IlB中的开关32的控制电极连接到来自INL解码器18A(图4)的总线24的对应导体，且类似地，块7B中的开关32的控制电极连接到总线22(图4)的对应导体。在此实例中，图5中的校正电容器值经缩放以具有对应于0. 5及0. 25LSB的值。这允许三个INL 校正值0. 25,0. 5及0. 75LSB被提供到比较器5的(+)或(-)输入(其中将LSB界定为具有对应于ー个电容值C的值)。图4及5中展示的配置用于针对12位SAR ADC的情形而产生图3中的模拟INL及INL调整(经正规化)曲线。(图3中的图表经正规化，且实际上可适用于8位以上的任何SAR ADC。)图3中的INL调整(经正规化)曲线指示当在本SAR ADC转换的过程中做出初始数目个位决策(例如，5位决策)时，所选择数量的分段INL校正可如何用于实际上通过将所选择量的INL校正电容添加到CDAC 7A及CDAC IlA的电容来校正INL误差。由此确定对应的校正值且将其叠加到图5的CDAC 7A的导体12或CDAC IlA的导体13上，以校正所期望的统计INL误差。在图4及5的实例中，在已做出最初5个决策之后，将校正施加到导体12或导体13。(然而，注意，使用更多初始位决策的结果来确定需要多少INL误差校正产生更精确的INL校正結果。)使用5位来评估样本所处的传递函数的“位置”提供32个可能的INL误差校正值。INL校正电容器IlA的“接通”(例如，如稍后描述的表I中所指示)通过将所述电容器经由对应开关32连接到Vkef且经由导体13连接到比较器5的(+)输入来实现。这引起CDAC 11中的有效存储电荷增加，因此增加总线25上的SARADC输出代码值(其除了数据格式之外与总线30上的DOUT完全相同。类似地，通过将电容器7A经由对应开关32及导体12连接到比较器5的(-)输入来“接通” INL校正电容器7A引起CDACll中的有效存储电荷減少，因此降低SARADC输出代码值。在取样差动输入电压VIN+-VIN_以在CDAC IlA及7A的电容器中存储对应量的电荷期间，将INL校正电容器耦合到接地參考电压(GND)。随后，将所选择的校正电容器切換到Veef,以便在导体13或导体12上进行适当的INL校正。(注意，可颠倒此过程，即，可将校正电容器取样到Vkef且切换到接地以进行调整。然而，将必须调整查找表以允许这样做。)因为SAR ADC 10相继地做出位决策，所以最高有效位或上位决策的结果可用于确定SAR ADC传递函数的其中正发生当前转换的部分或位置。使用此信息，块7B中的校正电容器与CDAC7A中的电容器一起被连接到导体12或块IlB中的校正电容器与CDAC IlA的电容器一起被连接到导体13，且因此实际上分別被添加到或叠加到CDAC IlA或CDAC 7A上，以达到以由随后描述的INL解码器18A及随后描述的表I的其相关联的实施方案确定的方式来校正INL误差的目的。INL校正的大小根据以统计方式期望的INL误差而作为许多LSB或“LSB大小”出现，且相对于输入信号范围而得到调整。在图4中，SAR逻辑18包括常规SAR逻辑及寄存器电路，且还包括INL解码器18A以控制在转换过程期间接通(即，连接到參考电压Vkef)哪ー个INL校正电容器。SAR逻辑18的一个输出由一组导体或数字总线14耦合到CDAC 7A的各种开关的控制端子，所述控制端子操作以根据由SAR逻辑18执行的常规SAR算法的执行而将块7A中的各种以ニ进制方式加权的电容器连接到接地或VKEF。类似地，SAR逻辑18的另ー输出通过ー组导体或总线16耦合到CDAC IlA的各种开关的控制端子，所述控制端子操作以根据SAR算法而将块IlA中的各种以ニ进制方式加权的电容器连接到接地或VKEF。INL解码器18A的一个输出通过ー组导体22连接到各种开关的控制端子，所述控制端子操作以根据本发明的INL误差校正过程而将块7B中的各个校正电容器连接到接地或VKEF。类似地，INL解码器18A的另ー输出通过ー组导体24连接到各种开关的控制端子，所述控制端子根据本发明的INL误差校正过程而将块IlB中的各个校正电容器连接到接地
或 Vref。SAR逻辑18的输出由数字总线25耦合到输出逻辑27的输入，所述输出逻辑27将SAR逻辑18中的SAR寄存器的内容转换成串行或并行数字输出字D0UT。可使用INL解码器18A的各种实施方案。举例来说，可结合多路复用器来使用简单的硬接线查找表。基于由SAR逻辑18做出的最初5个最高有效位决策的結果，INL解码器18A选择将哪些INL校正电容器IlB或7B接通。最初位决策指示SAR ADC转换过程是在图3中的S形INL误差曲线的正部分还是负部分中操作，且因此指示要接通(通过将校正电容器连接到Vkef)块7B还是块IlB中的校正电容器以降低INL误差。接下来的4个位决策指示CDAC电路的所述侧(S卩，(+)侧或㈠侧)上的INL校正电容器中的哪ー个将把递增量的INL误差校正电荷及电压叠加在比较器5的输入(导体12或导体13)上。对于SAR ADC传递函数的对应于图3的左侧的第一半部来说，减去INL误差以校正实际INL误差，且对于INL传递函数的对应于图3的右侧的另一半部来说，添加误差量以校正实际INL误差。(注意，可颠倒INL曲线的S形的极性，在这种情况下还将必须颠倒上文提及的INL误差的减去及添加)。在SAR逻辑18已做出最初5位决策之后，INL解码器18A被激活且解码(举例来说)5个最高有效位决策的MSB位結果，且使用所述信息来确定需要响应于来自由表I表示的查找表的信息而做出的INL误差校正的极性及量。接着，INL解码器18A实际上相应地接通各种校正电容器，以便将适当量的递增INL误差电荷(及电压)叠加在导体12或导体13上。因此，在允许导体12或导体13上的所得电压稳定之后，SAR逻辑18继续执行SARADC转换算法。输出逻辑电路27接收来自SAR逻辑18的数字输出代码信号25且将其转换成所要的格式，例如，串行格式、并行格式等等。如先前所提及，在ー些CDAC中使用“动态误差校正电容器”来校正由信号电压稳定问题引起的动态误差。(动态误差可在位决策中的任一者期间被引入。通常，最高有效位是引入最多动态误差且需要最多稳定时间的地方。)如果此类动态误差校正电容器存在，那么应在SAR逻辑18中利用此类动态误差校正电容器中的最后ー者之前应用本发明的INL校正。应在本发明的至少ー个误差校正位操作之前执行动态误差校正操作，使得如果在转换期间引入任何额外误差，那么可补偿所述误差。如先前提及，INL解码器18A可包括硬接线查找表(其包括在以下展示的表I中指示的信息)，且可包括用于存取查找表I的常规多路复用或寻址电路。在表I中，最初5个MSB决策位是最初5个MSB位决策的结果(从结果00000开始)。位决策结果00000表示图3中展示的水平轴上的“输入电压范围”值的经正规化-1. 0000经正规化值。类似地，位决策结果11111表示图3中的水平轴上的“输入电压范围”的经正规化I. 0000值。
可通过简单地调整查找表以选择块IlB与7B中的INL校正电容器的各种组合来提供用于各种输入电压范围的INL调整(经正规化)校正水平。可提供额外的INL校正电容器(即，图5中展示的4个以上的校正电容器)以允许对较大范围的參考电压的较大INL误差进行校正。当较大的输入电压被施加到ADC SAR 10的输入时，这是有帮助的。通常，输入电压越高，INL误差将越大，因为INL误差的量值是输入电压的平方律函数。举例来说，如果输入信号范围为±10伏特，那么用于所述SAR ADC的最大INL误差将为8LSB。使用图6中展示的12个INL校正电容器的配置可校正多达8LSB的INL误差。然而，如果输入信号的范围减小到±5伏特(输入范围已减小一半)，那么这具有使INL误差范围减小为原来的四分之一的作用。接着，8LSB的INL误差范围减小到2LSB。在所述情形中，图6中展示的具有电容4C及2C的校正电容器对于INL校正是不需要的。因此，在此情形中，可调整表I以仅使用较低值INL校正电容器。然而，优选地，将较高值的INL校正电容器包括在块IlB及7B中，以允许针对最差的可能的所期望INL误差而调整表I。
权利要求
1.ー种包括逐次逼近寄存器SAR模拟/数字转换器ADC的装置，所述逐次逼近寄存器SAR模拟/数字转换器ADC包含 第一电容器数字/模拟转换器CDAC，其经连接以接收第一模拟输入信号且包括各自具有耦合到第一导体的第一端子的多个电容器； 第一校正电容器电路，其包括具有稱合到所述第一导体的第一端子的校正电容器； 比较器，其具有耦合到所述第一导体的第一输入； 逐次逼近寄存器逻辑电路，其具有耦合到所述比较器的输出的输入且还具有第一输出总线，所述第一输出总线经耦合以分别控制耦合到所述第一电容器数字/模拟转换器的所述电容器的第二端子的多个开关，以选择性地将所述第一电容器数字/模拟转换器的所述电容器的所述第二端子耦合到第一參考电压或第二參考电压，所述逐次逼近寄存器逻辑电路产生表示所述第一模拟输入信号的数字信号；及 解码器电路，其具有第一输出总线，所述第一输出总线经耦合以控制耦合到所述校正电容器的第二端子的开关响应于所存储的积分非线性度INL误差信息而选择性地将所述校正电容器的所述第二端子耦合到所述第一參考电压或第三參考电压，以便校正所述模拟/数字转换器的传递特性中的积分非线性度误差。
2.根据权利要求I所述的装置，其中所述第一校正电容器电路包括多个所述校正电容器，且其中所述解码器电路的所述第一输出总线经耦合以控制分别耦合到所述第一校正电容器电路的所述校正电容器的第二端子的多个开关。
3.根据权利要求2所述的装置，其包括第二电容器数字/模拟转换器，所述第二电容器数字/摸拟转换器接收第二模拟输入信号且包括各自具有耦合到第二导体的第一端子的多个电容器，所述第二导体耦合到所述比较器的第二输入，所述转换器还包括第二校正电容器电路，所述第二校正电容器电路包括各自具有耦合到所述第二导体的第一端子的多个校正电容器，其中所述逐次逼近寄存器逻辑电路具有第二输出总线，所述第二输出总线经耦合以分别控制耦合到所述第二电容器数字/摸拟转换器的所述电容器的第二端子的多个开关，以选择性地将所述第二电容器数字/模拟转换器的所述电容器的所述第二端子耦合到所述第一參考电压或所述第二參考电压，其中所述解码器电路具有第二输出总线，所述第二输出总线经耦合以控制耦合到所述第二校正电容器电路的所述校正电容器的所述第二端子的多个开关响应于所述所存储的积分非线性度误差信息而选择性地将所述第二校正电容器电路的所述校正电容器的所述第二端子耦合到所述第一參考电压或所述第三參考电压，其中所述逐次逼近寄存器逻辑电路产生用于表示所述第一模拟输入信号与所述第二模拟输入信号之间的差异的所述数字信号。
4.根据权利要求3所述的装置，其中所述第一及第ニ校正电容器电路中的每ー者包括6个校正电容器。
5.根据权利要求4所述的装置，其中所述第一导体通过第三导体及耦合在所述第一导体与所述第三导体之间的第一缩放电容器来耦合到所述第一校正电容器电路的所述电容器的所述第一端子及所述比较器的所述第一输入，且其中所述第二导体通过第四导体及耦合在所述第二导体与所述第四导体之间的第二缩放电容器来耦合到所述第二校正电容器电路的所述电容器的所述第一端子及所述比较器的所述第二输入。
6.根据权利要求I所述的装置，其中由所述逐次逼近寄存器逻辑做出的预定数目个初始位决策的结果被所述解码器用来存取查找表，以确定所述校正电容器中的哪ー些将被选择性地耦合到所述第三參考电压。
7.根据权利要求6所述的装置，其中所述查找表存储以统计方式确定的积分非线性度校正信息。
8.一种用于降低逐次逼近寄存器SAR模拟/数字转换器ADC中的积分非线性度误差的 方法，所述逐次逼近寄存器SAR模拟/数字转换器ADC包括 电容器数字/模拟转换器CDAC，其接收模拟输入信号，包括各自具有耦合到第一导体的第一端子的多个电容器， 比较器，其具有耦合到所述第一导体的第一输入；及 逐次逼近寄存器SAR逻辑电路，其具有耦合到所述比较器的输出的输入且还具有第一输出总线，所述第一输出总线经耦合以分别控制耦合到所述电容器数字/模拟转换器的所述电容器的第二端子的多个开关，以选择性地将所述第二端子耦合到第一參考电压或第二參考电压，所述逐次逼近寄存器逻辑电路产生表示所述输入信号的数字信号； 所述方法包含 提供所存储的积分非线性度误差信息； 将校正电容器电路中的多个校正电容器中的姆ー者的第一端子稱合到所述第一导体；及 控制耦合到所述校正电容器中的每ー者的第二端子的开关响应于所述所存储的非线性度校正误差信息而选择性地将所述校正电容器的第二端子分别耦合到所述第一參考电压或第三參考电压，以校正所述逐次逼近寄存器模拟/数字转换器的传递函数中的非线性度误差。
9.根据权利要求8所述的方法，其包括利用由所述逐次逼近寄存器逻辑电路做出的预定数目个初始位决策的结果来存取查找表，以确定所述校正电容器中的哪ー些将被选择性地耦合到所述第三參考电压。
10.根据权利要求9所述的方法，其包括在所述查找表中存储以统计方式确定的积分非线性度误差信息。
11.根据权利要求10所述的方法，其中所述积分非线性度误差主要由所述电容器数字/模拟转换器的所述电容器的电压系数引起，所述方法包括通过从用于所述逐次逼近寄存器模拟/数字转换器的理想传递函数中减去用于所述逐次逼近寄存器模拟/数字转换器的实际传递函数来确定所述积分非线性度误差。
12.根据权利要求11所述的方法，其包括通过具有经耦合以接收数字缩放信号的输入的数字/模拟转换器来产生所述第三參考电压。
13.一种用于降低逐次逼近寄存器SAR模拟/数字转换器ADC中的积分非线性度误差的电路，所述逐次逼近寄存器SAR模拟/数字转换器ADC包括 电容器数字/模拟转换器CDAC，其接收模拟输入信号，包括各自具有耦合到第一导体的第一端子的多个电容器， 比较器，其具有耦合到所述第一导体的第一输入，及 逐次逼近寄存器SAR逻辑电路，其具有耦合到所述比较器的输出的输入且还具有第一输出总线，所述第一输出总线经耦合以分别控制耦合到所述电容器数字/模拟转换器的所述电容器的第二端子的多个开关，以选择性地将所述第二端子耦合到第一參考电压或第二參考电压，所述逐次逼近寄存器逻辑电路产生表示所述输入信号的数字信号； 所述电路包含 第一校正电容器构件，其用于将校正电容器电路中的多个校正电容器中的姆ー者的第一端子耦合到所述第一导体； 用于存储积分非线性度误差信息的构件；及 用于控制耦合到所述校正电容器中的每ー者的第二端子的开关响应于所述所存储的积分非线性度误差信息而选择性地将所述校正电容器的第二端子分别耦合到所述第一參 考电压或第三參考电压以校正所述逐次逼近寄存器模拟/数字转换器的传递函数中的积分非线性误差的构件。
全文摘要
通过提供各自具有连接到导体(13)的第一端子的校正电容器(HB)来降低逐次逼近寄存器SAR模拟/数字转换器ADC(10)中的积分非线性度INL误差，所述导体(13)还连接到CDAC(HA)的电容器的一个端子且连接到所述SAR ADC的比较器(5)的输入。利用所存储的INL误差信息(18A)来控制耦合到所述校正电容器的第二端子的开关以响应于所述所存储的INL误差信息而选择性地将所述第二端子耦合到接地电压(GND)或参考电压(VREF)，以便降低所述INL误差。
文档编号H03M1/38GK102859882SQ201080066077
公开日2013年1月2日 申请日期2010年12月23日 优先权日2010年4月22日
发明者迈克尔·D·斯内德克 申请人:德州仪器公司