专利名称：控制回路电路的制作方法
技术领域：
本发明涉及一种数字信号处理，特别是涉及一种数字脉冲宽度调制器的噪声整形。
背景技术：
在高效能应用领域中，切换功率转换器(switch power converter)已逐渐用于取代模拟功率放大器。举例来说，直流对直流转换器(例如电压调节器)、级数D(claSS D)功率放大器等等。这些转换器产生驱动外部电感及电容的脉冲宽度调制(PWM)输出信号，且需要反馈回路调整PWM信号的工作周期以及控制输出电压或电流。数字回路已经取代模拟回路渐渐地被采用。但是在很多应用上会产生不想要的“脉冲(tones)”或“限制周期振荡(limit cycle oscillations)”。举例来说，PWM驱动低通滤波器，且反馈回路监控低通滤波器的输出，且为了取得想要的输出电压，调整PMW信号的工作周期。根据误差信号(例如想要的电压与实际输出电压的差)，数字滤波器产生关联模拟数字转换器(analog-to-digital converter, ADC)的一个数值控制数字PMW数字模拟转换器 (digital-to-analog converter, DAC)。在一个数字PWM产生器的频率是PWM更新率的数倍的系统中，PWM DAC的精确度限制为时钟脉冲率与更新率的比例，典型地是16到256，亦即是4到8位的解析度。限制的DAC解析度限制数字滤波器修正输出电压的能力。因此， 控制回路箝制PWMDAC的输出在多个数值以内，而暴露出不想要的量化噪声(“脉冲”或“限制周期振荡”)，且可能集中于特定频率(例如控制回路的频率响应的通带)。
发明内容
为克服现有技术的缺陷，本发明提供一种控制回路电路。控制回路电路包括模拟数字转换器、数字滤波器、噪声整形器以及脉冲宽度调制数字模拟转换器。模拟数字转换器 (ADC)用于接收模拟反馈信号及模拟输入信号，且产生数字ADC输出。数字滤波器用于控制数字ADC输出的频率响应，且产生具有第一位数的一数字滤波器输出。噪声整形器用于切除第一位数且产生具有第二位数的噪声整形器输出。其中第二位数少于第一位数，且整形在切除期间产生的量化噪声。脉冲宽度调制数字模拟转换器(PWM DAC)用于处理噪声整形器输出的第二位数且产生PWM DAC输出。本发明另一实施例提供一种控制回路电路，包括模拟数字转换器、数字滤波器、噪声整形器、脉冲宽度调制数字模拟转换器以及低通滤波器。模拟数字转换器用于接收一模拟反馈信号及一模拟输入信号，且产生一数字ADC输出。数字滤波器用于控制该数字ADC输出的一频率响应，且产生一数字滤波器输出Vin。一噪声整形器，用于处理Vin，且根据选自于下列群组的在ζ域的一方程式产生一噪声整形器输出Vout =Vout = Vin z_nl+Vq (I-Zln2 以及Vout = Vin+(I-Z4)n2Vq,其中Vq表示在去除期间产生的该量化噪声、nl表示Vl所经历的多个延迟以及n2表示在噪声整形器中一高通滤波器的一阶数。脉冲宽度调制数字模拟转换器，用于处理该噪声整形器输出且产生一 PWMDAC输出。低通滤波器，用于移除关于
4该Vq的高频率，该低通滤波器的一输出包括一模拟反馈信号。本发明的实施例能够减少低频脉冲的衍生及整体系统的噪声。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。
图1根据实施例为用于切换放大器的控制回路的示意图；图2根据实施例显示图1控制回路的噪声整形器在ζ域的方框图；以及图3根据另一实施例显示图1控制回路的噪声整形器在ζ域的方框图。主要附图标记说明100 控制回路；102 模拟信号；105 数字模拟转换器；107 参考电压；110 Σ AADC ；112、122、132、142、152、172 信号；120 十进制器；130 数字滤波器；140 噪声整形器；150 数字PWM产生器；170 输出级；200 噪声整形器；210 总和方块；212、222、232、234、242 信号；220 总和方块；225 积分方块；230 延迟方块；240 总和方块；300 噪声整形器；310 总和方块；312、322、332、342、352 信号；320 总和方块；325 积分方块；330 延迟方块 340 总和方块；350 延迟方块；
具体实施例方式在附图中说明的实施例或范例以特定语言公开于下。可了解到实施例与范例不是要用于限制。在公开的实施例中的任何变化与变更，以及在文件中公开的原理应用可被认定为对于本领域技术人员而言是正常发生的。参考数字可能在整体实施例中重复，但不需要一个实施例的特征应用于其他实施例中，即使它们共用相同参考数字。公开的实施例可能有以下特征及/或优点的其中一个或其组合。各种实施例通过整形频率成份到高频率及跳出利害频率带来降低/减少量化噪声以及脉冲行为(tonal behavior)的影响，但是维持控制回路需要的低频率不受影响。因此，实施例减少低频脉冲的衍生及整体系统的噪声。图1根据实施例为用于切换放大器的控制回路的示意图。控制回路100通常用于功率放大器、切换放大器、级数D放大器、DC-DC转换器等等。控制回路100提供闭回路系统且通过比较输出电压与输入电压(或参考电压)调整输出电压。数字模拟转换器(DAC) 105在线107提供直流(DC)参考电压以用于 Σ AADC(sigma-delta Analog to Digital converter) IlO0 在一些实施例中，参考电压 107是可程序的。Σ AADC 110考虑参考电压107及反馈信号172转换模拟信号102为数字信号。 Σ AADC 110仅是作为说明目的，其他ADC也是落入公开的实施例的范围中。Σ AADC 110 是控制回路100的一部分，比较线172上的输出电压Vout的反馈信号与DC参考电压107 以控制输出电压Vout。假如在线172的电压Vout相较于参考电压107太高，Σ AADC 110 降低电压Vout。假如电压Vout太低，Σ AADC 110增加电压Vout。十进制器120、数字滤波器130以及噪声整形器140是数字处理方块127的一部分，因为它们都处理数字信号，以及他们接收数字输入信号且提供数字输出信号。十进制器 120降低信号112的取样率，在实施例中是一个时间内取样32次。数字滤波器130通过控制信号112与132的频率响应控制着控制回路100的频率响应以及转移函数。噪声整形器140接收信号132的较高解析度的数字码，且将它切除到低解析码形成数字PWM产生器150可处理的信号142。高解析度码或数据是较多位数，而低解析度码或数据是较少位数。在各种实施例中，数据132是10位而数据142是5位。降低信号 132的解析度后，噪声整形器140位移量化噪声到高于LC低通滤波器的切除频率(cut-off frequency)以抑制量化噪声且因此增加整体系统性能。在各种实施例中，噪声整形器140 的频率响应是噪声整形器140的时钟脉冲率所设定。假如fc表示时钟脉冲率，所有低于fc 的量化噪声都会被衰减，且大部分是在低频。本领域技术人员将认知到噪声频谱密度在直流是0。下降(roll-off)是第一阶的，其中频率增加一倍造成噪声频谱密度增加一倍。使用高阶噪声整形器140，频率增加一倍造成噪声频谱密度增加超过一倍。在实施例中，第一阶噪声整形器140(也是PWM DAC 150的时钟脉冲率)的时钟脉冲率组态成数倍(例如系数100)于LC滤波器的切除频率。在实施例中，较高阶的噪声整形器140，系数会降低到大约10。数字PWM产生器或PWM DAC 150转换数字数据142到模拟数据152，带有脉冲宽度调制的信息的数据152驱动包含晶体管P与N的切换级。数字PWM产生器150根据数据 152的部分的高或低电平周期驱动切换级到各自的高或低电平。在各种实施例中，数字PWM 产生器150有5位的解析度可在线152上提供32个对应数值。晶体管N与P形成驱动或输出级170。举例来说，Vbat在一些实施例中是使用控制回路100的移动电话的电池电压。信号152控制包括电感L与电容C以及低通滤波电压Vcoil的LC电路。在各种实施例中，量化噪声整形成高于LC电路的切除频率，然后以LC电路滤波(例如移除)。此外，选择电感L与电容C的数值，所以使用控制回路100的直流-直流转换器(未显示)具有需要的动态性能。也就是说，LC切除频率相较于直流-直流转换器的切换频率要够低。 f表示切除频率，η是循环常数。在各种实施例中，信号102、112、122与132是10位，而信号142是5位。信号102、107、152与172是模拟信号，而信号112、122、132、142是数字信号。EAADC 110操作在IOOMHz，数字滤波器130及噪声整形器140操作在3. 3MHz。数字PWM产生器150操作在IOOMHz，且计数等于信号132(例如数字滤波器130的输出)的位数的脉冲。因此，信号 112在IOOMHz，信号122在100MHz/32 (大约3. 2MHz)，32是十进制器120的取样数目。信号132在大约3. 3MHz。信号142在大约3. 3MHz。信号152在大约3. 3MHz。图2根据实施例显示图1控制回路的噪声整形器在ζ域的方框图。在每一周期，总和方块210比较输入信号132与反馈信号M2，产生信号132与242 之间的差(或量化误差)而提供信号212。信号212是信号132与信号242相加或相减的结果。信号212是信号142去除信号132且反馈到总和方块210。换言之，每个时钟脉冲周期，总和方块210相加新信号与总和方块210的先前总和，且建立用信号212表示的新总和。总和方块210连续相加各种型态的信号242与信号132。积分方块225取得信号212，且与延迟的信号212相加，也就是信号212的反馈信号234送到总和方块220。每个时钟脉冲周期，总和方块220相加信号234与信号212以提供信号222。换言之，在每一时钟脉冲周期，总和方块220相加新信号232与总和方块220 的先前总和，且建立用信号222表示的新总和。总和方块220连续相加各种型态的信号234 与信号212。在延迟方块230中的符号ζ—1表示数字滤波器130的时间延迟或周期，其可用各种机制实施，例如，触发器。每个时钟脉冲周期延迟方块230延迟信号222以形成信号 232。信号222与232因此相同，除了时间(或相位)延迟。每个时间都会产生信号232，然后以信号234反馈到总和方块220。假如电压V212表示信号212 (积分方块225的输入)且电压V232表示信号232 (积分方块225的输出)，则电压V212与Nzi2可用数学式描述如下V232 = (V212+V232) Z-1OrV232 = (1-Z-1) = V212Z-1Or
Z1F232 = F212 γ^Γ因此，积分方块225可以表示成
Z"1--
I-Z"1本领域技术人员将认知到是一个积分器。总和方块240量化信号232。总和方块240去除或切除信号232的最低有效位。 以信号处理领域来说，总和方块240相加量化误差Vq(亦即去除误差或量化噪声)与信号 232，因为当总和方块240切除信号232的最低有效位时，总和方块MO引入量化误差Vq。 在各种实施例中，总和方块240去除信号232的最低5个有效位，转换12位的信号232到 5位。信号232的位数(例如12)是来自于信号132的位数(例如10)，经由总和方块220 从10位增加到12位，形成信号222。当延迟方块230没有改变信号222的位数，信号232 包含来自信号222的同样12位。举例来说，信号132包括5. 5的数值，用5位表示整数且另外5位表示小数0. 5。经过总和方块210、220与240之后，电压142是数值5，已经由信号132的5. 5去除。电压Vin与Vout (或图1的信号132与142)可用数学式描述如下
权利要求
1.一种控制回路电路，包括一模拟数字转换器，用于接收一模拟反馈信号及一模拟输入信号，且产生一数字ADC 输出；一数字滤波器，用于控制该数字ADC输出的一频率响应，且产生具有一第一位数的一数字滤波器输出；一噪声整形器，用于切除该第一位数且产生具有一第二位数的一噪声整形器输出，其中该第二位数少于该第一位数，且整形在切除期间产生的量化噪声；以及一脉冲宽度调制数字模拟转换器，用于处理该噪声整形器输出的该第二位数且产生一 PWM DAC 输出。
2.如权利要求1所述的控制回路电路，还包括一十进制器，用于降低该数字ADC输出的一取样率。
3.如权利要求1所述的电路，还包括一低通滤波器，用于滤除对应该噪声整形器所整形的该量化噪声的高频率。
4.如权利要求3所述的控制回路电路，其中该低通滤波器产生该模拟反馈信号。
5.如权利要求1所述的控制回路电路，其中该噪声整形器的一输入Vin以及一输出 Vout用选自于以下群组的方程式表示Vout = Vin z_nl+Vq(l-z_1)n2 以及Vout = Vin+(I-Z^1)n2Vq其中Vq表示在去除期间产生的该量化噪声、nl表示Vl所经历的多个延迟以及n2表示在噪声整形器中一高通滤波器的一阶数。
6.如权利要求1所述的控制回路电路，其中该噪声整形器包括一第一总和方块，用于处理该数字滤波器输出以及一切除的数字滤波器输出，且产生一第一总和输出；一积分器，用于处理该总和输出，且产生一积分器输出；以及一第二总和方块，用于处理该积分器输出以及在该切除期间产生的该量化噪声，且产生一第二总和方块输出，该第二总和方块输出是该噪声整形器输出且反馈到该第一总和方块。
7.如权利要求6所述的控制回路电路，其中该积分器包括一第三总和方块，用于处理该第一总和输以及该积分器输出，且产生一第三组合输出；以及一延迟方块，用于延迟该第三总和输出，且产生该积分输出，该积分输出反馈到该第三组合方块。
8.如权利要求6所述的控制回路电路，其中该积分器输出包括一第三位数，该第三位数大于该第一位数。
9.如权利要求1所述的控制回路电路，其中该噪声整形器包括一第一总和方块，用于处理该数字滤波器数出，以及一延迟的噪声整形器输出，且产生一第一总和方块输出；一积分器，用于处理该第一总和方块输出，且产生一积分器输出；以及一第二总和方块，用于处理该积分器输出，该量化噪声，以及产生该噪声整形器输出。
10.如权利要求9所述的控制回路电路，其中该积分器包括一第三总和方块，用于处理该第一总和方块输出，且产生一第三总和方块输出，该第三总和方块输出是该积分器输出；一延迟方块，用于延迟该第三总和方块输出，且产生一延迟方块输出反馈到该第三总和方块。
11.如权利要求9所述的控制回路电路，其中该积分器包括一第三位数，该第三位数高于该第一位数。
12.如权利要求1所述的控制回路电路，其中该噪声整形器产生高于该第一位数的一第三位数，该第三位数被切除以形成该第二位数。
13.如权利要求1所述的控制回路电路，包括在一第二电路中，该第二电路选自于一 DC-DC转换器、一 DC-AC转换器、一开关功率放大器以及一马达控制器。
14.一种控制回路电路，包括一模拟数字转换器，用于接收一模拟反馈信号及一模拟输入信号，且产生一数字ADC 输出；一数字滤波器，用于控制该数字ADC输出的一频率响应，且产生一数字滤波器输出Vin ；一噪声整形器，用于处理Vin，且根据选自于下列群组的在ζ域的一方程式产生一噪声整形器输出Vout Vout = Vin z_nl+Vq(l-z_1)n2 以及Vout = Vin+(I-Z^1)n2Vq其中Vq表示在去除期间产生的该量化噪声、nl表示Vl所经历的多个延迟以及n2表示在噪声整形器中一高通滤波器的一阶数；一脉冲宽度调制数字模拟转换器，用于处理该噪声整形器输出且产生一PWM DAC输出；以及一低通滤波器，用于移除关于该Vq的高频率，该低通滤波器的一输出包括一模拟反馈信号。
15.如权利要求14所述的控制回路电路，还包括一切换级，用于处理该PWMDAC输出且产生该低通滤波器处理的一切换级输出。
16.如权利要求14所述的控制回路电路，还包括一十进制器，用于处理该ADC输出且产生该数字滤波器处理的一十进制输出。
全文摘要
本发明公开了一种控制回路电路。控制回路电路比较输出入号与反馈输出信号，且产生两信号的误差。控制回路电路通过累加多个延迟的误差来积分误差，且量化积分的误差使得量化噪声的频谱整形成高频率而被LC低通滤波器滤除。因此，需要的低频信号几乎不受影响。
文档编号H03H17/00GK102195615SQ20111003573
公开日2011年9月21日 申请日期2011年2月1日 优先权日2010年2月3日
发明者石硕, 艾伦·罗许, 艾瑞克·索南, 贾斯汀·盖瑟, 马汀·肯亚 申请人:台湾积体电路制造股份有限公司