专利名称：具有双输入缓冲器切换功能的输入缓冲系统及其方法
技术领域：
本发明是有关于一种输入缓冲系统及切换双输入缓冲器的方法，尤指一种具有双输入缓冲器切换功能的输入缓冲系统及切换双输入缓冲器的方法。
背景技术：
请参照图1，图1是为背景技术说明输入缓冲器100的示意图。输入缓冲器100 包括一或非门102及一反相器104。或非门102具有一第一输入端，用以接收一输入信号 XCKE，一第二输入端，用以接收一启动信号ENB，及一输出端。反相器104具有一输入端，耦接于或非门102的输出端，及一输出端，用以输出一信号CKEI。当启动信号ENB是为逻辑高电位时，反相器104的输出端输出的信号CKEI和输入信号XCKE同相，亦即输入信号XCKE 是为逻辑高电位时，而信号CKEI亦为逻辑高电位；反的亦然。另外，输入缓冲器100仅在输出的信号CKEI由逻辑高电位转变为逻辑低电位，或由逻辑低电位转变为逻辑高电位时，才会消耗电能。然而，输入缓冲器100的信号CKEI由逻辑高电位转变为逻辑低电位，或由逻辑低电位转变为逻辑高电位所需的时间并不相同。因此，如果信号CKEI应用于同步动态随机存储器(SDRAM)的自更新(self refresh)功能时，当同步动态随机存储器进入自更新时，设定时间(set up time)可能会有问题。
发明内容
本发明的一实施例提供一种具有双输入缓冲器切换功能的输入缓冲系统。该输入缓冲系统包括一第一输入缓冲器、一第二输入缓冲器及一多工器(multiplexer)。该第一输入缓冲器是用以于一输入信号的逻辑高电位输出一第一信号，且于该输入信号的逻辑低电位时关闭；该第二输入缓冲器是用以于该输入信号的逻辑低电位输出一第二信号，且于该输入信号的逻辑高电位时关闭；及该多工器是耦接于该第一输入缓冲器及该第二输入缓冲器，用以根据一自更新信号，输出该第一信号或该第二信号。该第一输入缓冲器是一比较器。该第二输入缓冲器是一与非门。进一步包括一第一反相器，耦接于该第一输入缓冲器与该多工器的间。进一步包括一第二反相器，耦接于该第二输入缓冲器与该多工器的间。本发明的另一实施例提供一种切换双输入缓冲器的方法。该方法包括对一第一输入缓冲器和一第二输入缓冲器输入一逻辑高电位，以使该第一输入缓冲器输出一第一信号；对该第一输入缓冲器及该第二输入缓冲器输入一逻辑低电位，以关闭该第一输入缓冲器，且使该第二输入缓冲器输出一第二信号；及一多工器根据一自更新信号，于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑高电位时，输出该第一信号，且于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑低电位时，输出该第二信号。该第一输入缓冲器通过一第一反相器产生该第一信号。该第二输入缓冲器通过一第二反相器产生该第二信号。本发明提供一种具有双输入缓冲器切换功能的输入缓冲系统及切换双输入缓冲器的方法。该输入缓冲系统及切换双输入缓冲器的方法是利用一第一输入缓冲器于一输入信号为逻辑高电位时，输出具有该逻辑高电位的一第一信号，一第二输入缓冲器于该输入信号为逻辑低电位时，输出具有该逻辑低电位的一第二信号。然后，一多工器于该输入信号为逻辑高电位时，输出该第一信号，于该输入信号为逻辑低电位时，输出该第二信号。因此， 本发明所提供的输入缓冲系统，其输出的信号由该逻辑高电位转变为该逻辑低电位，或由该逻辑低电位转变为该逻辑高电位所需的时间相同。如此，本发明所提供的输入缓冲系统应用于同步动态随机存储器(SDRAM)的自更新功能时，当同步动态随机存储器进入自更新时，同步动态随机存储器的设定时间(setup time)不会出差错。
图1是为背景技术说明输入缓冲器的示意图。图2是为本发明的一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。图3是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。图4是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。图5是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统的示意图。图6是本发明的另一图7是本发明的另一图8是本发明的另一图9是本发明的另一主要元件符号说明100输入缓冲器104反相器202第一输入缓冲206 多工器408第二反相器ENB启动信号VREF参考电压Sl 第一信号
实施例说明一种切换双输入缓冲器的方法的流程图< 实施例说明一种切换双输入缓冲器的方法的流程图< 实施例说明一种切换双输入缓冲器的方法的流程图< 实施例说明一种切换双输入缓冲器的方法的流程图<
102或非门
200、300、500 输入缓冲系统
204第二输入缓冲器 308第一反相器 CKEI信号 XCKE输入信号 SR 自更新信号 S2 第二信号
602 至 608、702 至 708、802 至 808、902 至 908
骤步
具体实施例方式
请参照图2，图2是为本发明的一实施例说明具有双输入缓冲器切换功能的输入缓冲系统200的示意图。输入缓冲系统200包括一第一输入缓冲器202、一第二输入缓冲器 204及一多工器206。第一输入缓冲器202具有一第一输入端，用以接收一输入信号XCKE， 一第二输入端，用以接收一参考电压VREF，一第三输入端，用以接收一自更新信号(self refresh signal) SR,及一输出端，用以输出一第一信号Si，其中第一输入缓冲器202是为一比较器，但本发明并不受限于第一输入缓冲器202是为一比较器。当输入信号XCKE是为逻辑高电位(此时自更新信号SR是为逻辑低电位)时，第一输入缓冲器202将输入信号 XCKE与参考电压VREF比较后，输出第一信号Si。另外，当自更新信号SR是为逻辑高电位 (亦即输入信号XCKE为逻辑低电位)时，第一输入缓冲器202关闭。但本发明并不受限于输入信号XCKE和自更新信号SR互为反相信号，输入信号XCKE和自更新信号SR亦可为同相信号。此时，必须当自更新信号SR是为逻辑低电位(亦即输入信号XCKE为逻辑低电位) 时，第一输入缓冲器202才关闭。第二输入缓冲器204具有一第一输入端，用以接收输入信号XCKE，一第二输入端， 用以接收自更新信号SR，及一输出端，用以输出一第二信号S2，其中第二输入缓冲器204是为一与非门，但本发明并不受限于第二输入缓冲器204是为一与非门。当输入信号XCKE是为逻辑低电位(此时自更新信号SR是为逻辑高电位)时，第一输入缓冲器202关闭，且第二输入缓冲器204根据输入信号XCKE与自更新信号SR，输出第二信号S2。多工器206是耦接于第一输入缓冲器202及第二输入缓冲器206。多工器206具有一第一输入端，用以接收第一信号Si，一第二输入端，用以接收第二信号S2，一第三输入端，用以接收自更新信号SR，及一输出端，用以输出第一信号Sl或第二信号S2。当自更新信号SR是为逻辑高电位时，多工器206根据自更新信号SR，输出第二信号S2，及当自更新信号SR是为逻辑低电位时，多工器206根据自更新信号SR，输出第一信号Sl。因此，当自更新信号SR为逻辑低电位且输入信号XCKE为逻辑高电位时，多工器206根据逻辑低电位的自更新信号SR，输出具有逻辑高电位的第一信号Si。当自更新信号SR为逻辑高电位且输入信号XCKE为逻辑低电位(此时第一输入缓冲器202关闭)时，多工器206根据逻辑高电位的自更新信号SR，输出具有逻辑低电位的第二信号S2。但本发明并不受限于上述多工器206的运作方式。亦即只要当输入信号XCKE为逻辑高电位时，多工器206输出具有逻辑高电位的第一信号Si，以及当输入信号XCKE为逻辑低电位时，多工器206输出具有逻辑低电位的第二信号S2即可。请参照图3，图3是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统300的示意图。输入缓冲系统300和输入缓冲系统200的差别在于输入缓冲系统300具有一第一反相器308，耦接于第一输入缓冲器202与多工器206的间。因此，当输入信号XCKE为逻辑高电位时，第一输入缓冲器202通过第一反相器308产生第一信号Si， 其中第一信号Sl亦为逻辑高电位。另外，输入缓冲系统300的其余操作原理皆和输入缓冲系统200相同，在此不再赘述。请参照图4，图4是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统400的示意图。输入缓冲系统400和输入缓冲系统200的差别在于输入缓冲系统400具有一第二反相器408，耦接于第二输入缓冲器204与多工器206的间。因此，当输入信号XCKE为逻辑低电位时，第二输入缓冲器204通过第二反相器408产生第二信号S2， 其中第二信号S2亦为逻辑低电位。另外，输入缓冲系统400的其余操作原理皆和输入缓冲系统200相同，在此不再赘述。请参照图5，图5是为本发明的另一实施例说明具有双输入缓冲器切换功能的输入缓冲系统500的示意图。输入缓冲系统500和输入缓冲系统300的差别在于输入缓冲系统500具有第二反相器408，耦接于第二输入缓冲器204与多工器206的间。因此，当输入信号XCKE为逻辑低电位时，第二输入缓冲器204通过第二反相器408产生第二信号S2，其中第二信号S2亦为逻辑低电位。另外，输入缓冲系统500的其余操作原理皆和输入缓冲系统300相同，在此不再赘述。请参照图6，图6是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。图6的方法是藉由图2所示的输入缓冲系统200说明，其步骤是详述如下步骤602 当输入信号XCKE是为逻辑高电位时，第一输入缓冲器202输出第一信号Si，进行步骤606 ；步骤604 当输入信号XCKE是为逻辑低电位时，第一输入缓冲器202关闭，以及第二输入缓冲器204输出第二信号S2，进行步骤606 ；步骤606 多工器206根据自更新信号SR，输出第一信号Sl或第二信号S2 ；步骤608:结束。在步骤606中，多工器206可根据自更新信号SR，输出第一信号Sl或第二信号S2。 亦即多工器206只要当输入信号XCKE为逻辑高电位时，输出具有逻辑高电位的第一信号 Si，以及当输入信号XCKE为逻辑低电位时，输出具有逻辑低电位的第二信号S2即可。请参照图7，图7是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。图7的方法是藉由图3所示的输入缓冲系统300说明，其步骤是详述如下步骤702 当输入信号XCKE是为逻辑高电位时，第一输入缓冲器202通过第一反相器308，产生第一信号Si，进行步骤706 ；步骤704 当输入信号XCKE是为逻辑低电位时，第一输入缓冲器202关闭，以及第二输入缓冲器204输出第二信号S2，进行步骤706 ；步骤706 多工器206根据自更新信号SR，输出第一信号Sl或第二信号S2 ；步骤708:结束。图7的实施例和图6的实施例的差别在于在步骤702中，第一输入缓冲器202是通过第一反相器308，产生第一信号Si。另外，图7的实施例的其余操作原理皆和图6的实施例相同，在此不再赘述。请参照图8，图8是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。图8的方法是藉由图4所示的输入缓冲系统400说明，其步骤是详述如下步骤802 当输入信号XCKE是为逻辑高电位时，第一输入缓冲器202输出第一信号Si，进行步骤806 ；步骤804 当输入信号XCKE是为逻辑低电位时，第一输入缓冲器202关闭，以及第二输入缓冲器204通过第二反相器408，产生第二信号S2，进行步骤806 ；步骤806 多工器206根据自更新信号SR，输出第一信号Sl或第二信号S2 ；步骤808:结束。图8的实施例和图6的实施例的差别在于在步骤804中，第二输入缓冲器204是通过第二反相器408，产生第二信号S2。另外，图8的实施例的其余操作原理皆和图6的实施例相同，在此不再赘述。请参照图9，图9是本发明的另一实施例说明一种切换双输入缓冲器的方法的流程图。图9的方法是藉由图5所示的输入缓冲系统500说明，其步骤是详述如下步骤902 当输入信号XCKE是为逻辑高电位时，第一输入缓冲器202通过第一反相器308，产生第一信号Sl，进行步骤906 ；步骤904 当输入信号XCKE是为逻辑低电位时，第一输入缓冲器202关闭，以及第二输入缓冲器204通过第二反相器408，产生第二信号S2，进行步骤906 ；步骤906 多工器206根据自更新信号SR，输出第一信号Sl或第二信号S2 ；步骤908:结束。图9的实施例和图8的实施例的差别在于在步骤902中，第一输入缓冲器202是通过第一反相器308，产生第一信号Si。另外，图9的实施例的其余操作原理皆和图9的实施例相同，在此不再赘述。综上所述，本发明所提供的具有双输入缓冲器切换功能的输入缓冲系统及切换双输入缓冲器的方法，是利用第一输入缓冲器于输入信号为逻辑高电位时，输出具有逻辑高电位的第一信号，第二输入缓冲器于输入信号为逻辑低电位时，输出具有逻辑低电位的第二信号。然后，多工器于输入信号为逻辑高电位时，输出第一信号，于输入信号为逻辑低电位时，输出第二信号。因此，本发明所提供的输入缓冲系统，其输出的信号由逻辑高电位转变为逻辑低电位，或由逻辑低电位转变为逻辑高电位所需的时间相同。如此，当本发明所提供的输入缓冲系统应用于同步动态随机存储器(SDRAM)的自更新(self refresh)功能时， 同步动态随机存储器进入自更新后，其设定时间(setup time)不会有问题。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种具有双输入缓冲器切换功能的输入缓冲系统，包括一第一输入缓冲器，用以于一输入信号的逻辑高电位输出一第一信号，且于该输入信号的逻辑低电位时关闭；一第二输入缓冲器，用以于该输入信号的逻辑低电位输出一第二信号，且于该输入信号的逻辑高电位时关闭；及一多工器，耦接于该第一输入缓冲器及该第二输入缓冲器，用以根据一自更新信号，输出该第一信号或该第二信号。
2.如权利要求1所述的输入缓冲系统，其特征在于该第一输入缓冲器是一比较器。
3.如权利要求1所述的输入缓冲系统，其特征在于该第二输入缓冲器是一与非门。
4.如权利要求1所述的输入缓冲系统，其特征在于进一步包括 一第一反相器，耦接于该第一输入缓冲器与该多工器的间。
5.如权利要求1所述的输入缓冲系统，其特征在于进一步包括 一第二反相器，耦接于该第二输入缓冲器与该多工器的间。
6.一种切换双输入缓冲器的方法，包括对一第一输入缓冲器和一第二输入缓冲器输入一逻辑高电位，以使该第一输入缓冲器输出一第一信号；对该第一输入缓冲器及该第二输入缓冲器输入一逻辑低电位，以关闭该第一输入缓冲器，且使该第二输入缓冲器输出一第二信号；及一多工器根据一自更新信号，于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑高电位时，输出该第一信号，且于对该第一输入缓冲器及该第二输入缓冲器输入该逻辑低电位时，输出该第二信号。
7.如权利要求6所述的方法，其特征在于该第一输入缓冲器通过一第一反相器产生该第一信号。
8.如权利要求6或7所述的方法，其特征在于该第二输入缓冲器通过一第二反相器产生该第二信号。
全文摘要
具有双输入缓冲器切换功能的输入缓冲系统包括一第一输入缓冲器、一第二输入缓冲器及一多工器。该第一输入缓冲器是用以于一输入信号的逻辑高电位时，输出一第一信号，且于该输入信号的逻辑低电位时关闭；该第二输入缓冲器是用以于该输入信号的逻辑低电位输出一第二信号；及该多工器是耦接于该第一输入缓冲器及该第二输入缓冲器，用以根据一自更新信号，输出该第一信号或该第二信号。
文档编号H03K19/0185GK102176671SQ20111004412
公开日2011年9月7日 申请日期2011年2月17日 优先权日2011年1月3日
发明者夏濬, 洪森富, 陈家明 申请人:钰创科技股份有限公司