专利名称：用以输出随工艺变异的驱动电流的输出级电路的制作方法
技术领域：
本发明涉及一种输出级电路，尤指一种用以输出随工艺变异的驱动电流的输出级电路。
背景技术：
请参照图1，图1为现有技术说明输出级电路100的示意图。输出级电路100包含一 N型金属氧化物半导体晶体管102及一 P型金属氧化物半导体晶体管104。N型金属氧化物半导体晶体管102具有一漏极端，耦接于一前一级电路103，一栅极端，用以接收一升压信号kick，及一源极端，耦接于一地端GND ；P型金属氧化物半导体晶体管104具有一源极端，用以接收一第一电压VDD，一栅极端，耦接于N型金属氧化物半导体晶体管102的漏极端，及一漏极端，耦接于一反馈电路及/或负载106，用以输出一输出电压Vx。当升压信号kick致能时，N型金属氧化物半导体晶体管102被开启，导致N型金属氧化物半导体晶体管102的漏极端的电位被下拉至地端GND的电位。此时，因为P型金属氧化物半导体晶体管104的栅极端的电位(N型金属氧化物半导体晶体管102的漏极端的电位)被下拉至地端GND的电位，所以P型金属氧化物半导体晶体管104被开启，导致输出电压Vx被拉升以及一驱动电流I流经反馈电路及/或负载106。因为P型金属氧化物半导体晶体管104的栅极端的电位被下拉至地端GND的电位，所以P型金属氧化物半导体晶体管104的栅极端的电位并不会随着P型金属氧化物半导体晶体管104的工艺漂移，其中驱动电流I由式(1)所决定
1W7I = - X kp X—(VSG -Vt)(1)
2L其中kp为一常数、W为P型金属氧化物半导体晶体管104的宽、L为P型金属氧化物半导体晶体管104的通道长度、Vse为P型金属氧化物半导体晶体管104的栅源极电位差及Vt为P型金属氧化物半导体晶体管104的阀值电压。由式(1)可知，因为kp、W、L及Vse 皆已知，所以驱动电流I为一定值。如此，不随P型金属氧化物半导体晶体管104的工艺漂移的驱动电流I将有可能损坏反馈电路及/或负载106。
发明内容
本发明的一实施例提供一种用以输出随工艺变异的驱动电流的输出级电路。该输出级电路包含一第一 P型金属氧化物半导体晶体管、一第二 P型金属氧化物半导体晶体管、 一 N型金属氧化物半导体晶体管及一电流源。该第一 P型金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，及一第三端，耦接于该第二端，其中该第三端的电位为该第一电压减去该第一P型金属氧化物半导体晶体管的第一端与第二端之间的电压差；该第二 P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端， 耦接于该第一 P型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压； 该N型金属氧化物半导体晶体管具有一第一端，耦接于该第一 P型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及该电流源耦接于该N型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。本发明的另一实施例提供一种用以输出随工艺变异的驱动电流的输出级电路。该输出级电路包含一 N型金属氧化物半导体晶体管、一第一 P型金属氧化物半导体晶体管、一第二 P型金属氧化物半导体晶体管及一电流源。该N型金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，耦接于该第一端，及一第三端，其中该第三端的电位为该第一电压减去该N型金属氧化物半导体晶体管的第二端与第三端之间的电压差；该第一 P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端，耦接于该 N型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；该第二 P型金属氧化物半导体晶体管具有一第一端，耦接于该N型金属氧化物半导体晶体管的第三端， 一第二端，用以接收一升压信号，及一第三端；及该电流源耦接于该第二 P型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。本发明提供一种用以输出随工艺变异的驱动电流的输出级电路利用栅漏极耦接的一 P型金属氧化物半导体晶体管或一 N型金属氧化物半导体晶体管，耦接于用以输出一输出电压的P型金属氧化物半导体晶体管的栅极或一输出电压的N型金属氧化物半导体晶体管。因此，用以输出该输出电压的金属氧化物半导体晶体管的栅极的电压并非一定值，而是随着栅漏极耦接的该P型金属氧化物半导体晶体管或该N型金属氧化物半导体晶体管的工艺漂移。如此，在该输出级电路中，流经用以输出该输出电压的金属氧化物半导体晶体管的驱动电流亦非一定值，而是随着栅漏极耦接的该P型金属氧化物半导体晶体管或该N型金属氧化物半导体晶体管的工艺漂移，所以不会损坏耦接于用以输出该输出电压的金属氧化物半导体晶体管的其他电路。
图1为现有技术说明输出级电路的示意图；图2为本发明的一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；图3为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；图4为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；图5为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图。其中，附图标记100、200、300、400、500 输出级电路104P型金属氧化物半导体晶体管202第一 P型金属氧化物半导体晶体管304第一 N型金属氧化物半导体晶体管103、203、303 前一级电路204,306第二 P型金属氧化物半导体晶体管
506第三P型金属氧化物半导体晶体管102、206、302、402N型金属氧化物半导体晶体管208、308 电流源106、210、310反馈电路及/或负载pdrv、ndrv 第三端VDD 第一电压Vx 输出电压GND地端kick升压信号Il定电流I、12驱动电流
具体实施例方式请参照图2，图2为本发明的一实施例说明用以输出随工艺变异的驱动电流的输出级电路200的示意图。输出级电路200包含一第一 P型金属氧化物半导体晶体管202、一第二 P型金属氧化物半导体晶体管204、一 N型金属氧化物半导体晶体管206及一电流源 208。第一 P型金属氧化物半导体晶体管202具有一第一端(源极端)，用以接收一第一电压 VDD，一第二端(栅极端)，耦接于一前一级电路203，及一第三端(漏极端)pdrv，耦接于栅极端；第二 P型金属氧化物半导体晶体管204具有一第一端(源极端)，用以接收第一电压 VDD, 一第二端(栅极端)，耦接于第一 P型金属氧化物半导体晶体管202的漏极端pdrv，及一第三端(漏极端)，耦接于一反馈电路及/或负载210，用以输出一输出电压Vx ；N型金属氧化物半导体晶体管206具有一第一端(漏极端)，耦接于第一 P型金属氧化物半导体晶体管202的漏极端pdrv，一第二端(栅极端)，用以接收一升压信号kick，及一第三端(源极端)；电流源208耦接于N型金属氧化物半导体晶体管206的源极端及一地端GND之间，用以提供一定电流II，其中第一 P型金属氧化物半导体晶体管202的通道长度(length)等于第二 P型金属氧化物半导体晶体管204的通道长度。当N型金属氧化物半导体晶体管206 根据升压信号kick开启时，第一 P型金属氧化物半导体晶体管202的漏极端pdrv的电位 Vpdrv由式(2)所决定Vpdrv = VDD-Vsgi (2)其中Vsei为第一 P型金属氧化物半导体晶体管202的源栅极的电位差。另外，第二 P型金属氧化物半导体晶体管204的源栅极的电位差Vse2由式(3)所决定Vsg2 = VDD-Vpdrv= VDD- (VDD-Vsgi) (3)= Vsgi由式(3)可知，第二 P型金属氧化物半导体晶体管204的源栅极的电位差Vse2等于第一 P型金属氧化物半导体晶体管202的源栅极的电位差Vsei。另外，因为第一 P型金属氧化物半导体晶体管202的通道长度(length)等于第二 P型金属氧化物半导体晶体管204 的通道长度，所以根据式(1)可知流经第二 P型金属氧化物半导体晶体管204的驱动电流 12对应于第一 P型金属氧化物半导体晶体管202的源极端和栅极端的之间的电位差Vsei。 因此，驱动电流12并不是一定值，而是随着第一 P型金属氧化物半导体晶体管202与第二 P型金属氧化物半导体晶体管204的工艺漂移。
请参照图3，图3为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路500的示意图。输出级电路500和输出级电路200的差别在于输出级电路500 利用一第三P型金属氧化物半导体晶体管506取代输出级电路200的N型金属氧化物半导体晶体管206。而输出级电路500的其余操作原理皆和输出级电路200相同，在此不再赘述。请参照图4，图4为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路300的示意图。输出级电路300包含一 N型金属氧化物半导体晶体管302、一第一 N型金属氧化物半导体晶体管304、一第二 P型金属氧化物半导体晶体管306及一电流源 308。N型金属氧化物半导体晶体管302具有一第一端(漏极端)，用以接收第一电压VDD， 一第二端(栅极端)，耦接于漏极端，及一第三端(源极端)ndrv，耦接于一前一级电路303 ； 第一 N型金属氧化物半导体晶体管304具有一第一端(漏极端)，用以接收第一电压VDD， 一第二端(栅极端)，耦接于N型金属氧化物半导体晶体管302的源极端ndrv，及一第三端 (源极端)，耦接于一反馈电路及/或负载310，用以输出一输出电压Vx ；第二 P型金属氧化物半导体晶体管306具有一第一端(源极端)，耦接于N型金属氧化物半导体晶体管302的源极端ndrv，一第二端(栅极端)，用以接收一升压信号kick，及一第三端(漏极端)；电流源308耦接于第二 P型金属氧化物半导体晶体管306的漏极端及地端GND之间，用以提供一定电流II，其中N型金属氧化物半导体晶体管302的通道长度(length)等于第一 N型金属氧化物半导体晶体管304的通道长度。当第二 P型金属氧化物半导体晶体管306根据升压信号kick开启时，N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv由式
所决定Vndrv = VDD-Vgsi (4)其中Vesi为N型金属氧化物半导体晶体管302的栅源极的电位差，其中Vesi会随着 N型金属氧化物半导体晶体管302的工艺飘移。另外，因为第一 N型金属氧化物半导体晶体管304的栅极电位等于N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv，且N型金属氧化物半导体晶体管302的通道长度(length)等于第一 N型金属氧化物半导体晶体管304的通道长度，所以第一 N型金属氧化物半导体晶体管304的栅源极的电位差和N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv相依。如此，根据式(1)可知流经第一 N型金属氧化物半导体晶体管304的驱动电流12并不是一定值，而是随着N型金属氧化物半导体晶体管302与第一 N 型金属氧化物半导体晶体管304的工艺漂移。请参照图5，图5为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路400的示意图。输出级电路400和输出级电路300的差别在于输出级电路400 利用一 N型金属氧化物半导体晶体管206取代输出级电路300的第二 P型金属氧化物半导体晶体管306。而输出级电路400的其余操作原理皆和输出级电路300相同，在此不再赘述。综上所述，本发明所提供的用以输出随工艺变异的驱动电流的输出级电路利用栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管，耦接于用以输出输出电压的金属氧化物半导体晶体管(P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管)的栅极。因此，用以输出输出电压的金属氧化物半导体晶体管的栅极的电压并非一定值，而是随着栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管的工艺漂移。如此，在本发明所提供的输出级电路中，流经用以输出输出电压的金属氧化物半导体晶体管的驱动电流亦非一定值，而是随着栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管的工艺漂移，所以不会损坏耦接于用以输出输出电压的金属氧化物半导体晶体管的其他电路。 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种用以输出随工艺变异的驱动电流的输出级电路，其特征在于，包含一第一 P型金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，及一第三端，耦接于该第二端，其中该第三端的电位为该第一电压减去该第一 P型金属氧化物半导体晶体管的第一端与第二端之间的电压差；一第二 P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该第一 P型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；一 N型金属氧化物半导体晶体管，具有一第一端，耦接于该第一 P型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及一电流源，耦接于该N型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
2.根据权利要求1所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的通道长度等于该第二 P型金属氧化物半导体晶体管的通道长度。
3.根据权利要求1所述的输出级电路，其特征在于，其中流经该第二P型金属氧化物半导体晶体管的电流对应于该第一 P型金属氧化物半导体晶体管的第一端和第二端的之间的电位差。
4.根据权利要求1所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第三端耦接于一反馈电路及/或一负载。
5.根据权利要求1所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第一端为源极端，该第一 P型金属氧化物半导体晶体管的第二端为栅极端，及该第一 P型金属氧化物半导体晶体管的第三端为漏极端。
6.根据权利要求1所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第一端为源极端，该第二 P型金属氧化物半导体晶体管的第二端为栅极端，及该第二 P型金属氧化物半导体晶体管的第三端为漏极端。
7.根据权利要求1所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的第一端为漏极端，该N型金属氧化物半导体晶体管的第二端为栅极端，及该N型金属氧化物半导体晶体管的第三端为源极端。
8.一种用以输出随工艺变异的驱动电流的输出级电路，其特征在于，包含一 N型金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，耦接于该第一端，及一第三端，其中该第三端的电位为该第一电压减去该N型金属氧化物半导体晶体管的第二端与第三端之间的电压差；一第一 P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该N型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；一第二 P型金属氧化物半导体晶体管，具有一第一端，耦接于该N型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及一电流源，耦接于该第二P型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
9.根据权利要求8所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的通道长度等于该第一 P型金属氧化物半导体晶体管的通道长度。
10.根据权利要求8所述的输出级电路，其特征在于，其中流经该第一P型金属氧化物半导体晶体管的电流对应于该N型金属氧化物半导体晶体管的第二端和第三端的之间的电位差。
11.根据权利要求8所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第三端耦接于一反馈电路及/或一负载。
12.根据权利要求8所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的第一端为漏极端，该N型金属氧化物半导体晶体管的第二端为栅极端，及该N型金属氧化物半导体晶体管的第三端为源极端。
13.根据权利要求8所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第一端为源极端，该第一 P型金属氧化物半导体晶体管的第二端为栅极端，及该第一 P型金属氧化物半导体晶体管的第三端为漏极端。
14.根据权利要求8所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第一端为源极端，该第二 P型金属氧化物半导体晶体管的第二端为栅极端，及该第二 P型金属氧化物半导体晶体管的第三端为漏极端。
全文摘要
用以输出随工艺变异的驱动电流的输出级电路。输出级电路包含第一P型金属氧化物半导体晶体管、第二P型金属氧化物半导体晶体管、N型金属氧化物半导体晶体管及电流源。该第一P型金属氧化物半导体晶体管的第三端的电位为第一电压减去该第一P型金属氧化物半导体晶体管的第一端与第二端之间的电压差，N型金属氧化物半导体晶体管耦接于第一P型金属氧化物半导体晶体管的第三端和电流源之间，第二P型金属氧化物半导体晶体管的第二端耦接于第一P型金属氧化物半导体晶体管的第三端。因此，当N型金属氧化物半导体晶体管的第二端接收升压信号时，流经第二P型金属氧化物半导体晶体管的驱动电流对应于第一P型金属氧化物半导体晶体管的第三端的电位。
文档编号H03K19/094GK102355253SQ20111013021
公开日2012年2月15日 申请日期2011年5月17日 优先权日2011年3月8日
发明者夏濬, 徐静莹, 杨皓然 申请人:钰创科技股份有限公司