专利名称：一种限幅电路的制作方法
技术领域：
本发明涉及电子领域，尤其涉及一种限幅电路。
背景技术：
电子器件，当输入的电压过大或内部负载过小的情况，通常需要限幅电路泄放掉多余能量，对电源电压进行限幅，以UHF RFID标签芯片为例，当标签距离读卡器较近感应到的能量过大或者芯片内部负载过小的情况下，电源电压就会过高，高于器件正常工作电压，影响电路的性能，严重时会导致器件击穿，因此，通常会在芯片中设计一个限幅电路，通过限幅电路泄放掉多余能量。
现有技术中的限幅电路一般是通过检测电压，根据电压幅度将一定的阻性负载并入芯片系统来实现，如:电源通过MOS管或者二极管分压后与MOS管阈值电压比较，高于阈值电压时，打开放电管对电源电压进行放电，达到限压目的，当分压后电压低于阈值电压时，放电管关闭，电源电压维持不变，该种方案存在一定缺陷:限幅电压实际上为MOS管阈值电压的倍数，由于工艺和温度的偏差，MOS管阈值电压偏差较大,这样限幅输出的电源电压偏差也较大，精度较低。发明内容
本发明提供一种限幅电路，解决现有技术中的限幅电路输出的电源电压偏差较大、精度较低的技术问题。
为解决上述技术问题，本发明采用以下技术方案:
一种限幅电路，包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中，
所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为米样电压；
所述放大单元对电源电压与所述采样电压之间形成的压降进行放大；
所述限幅单元对所述放大单元放大后的电压进行限幅。
所述放大单元包括放大管和负载电路，所述放大管、负载电路顺次连接于电源电压与地线之间，同时与所述限幅单元相连，所述第一偏置电流流入所述放大管。
所述放大管为PMOS管，所述第一偏置电流一端接电源电压，另一端流入所述PMOS管的栅极，所述采样电阻一端接所述PMOS管的栅极，另一端接地线，所述PMOS管的源极接电源电压，漏极同时与所述负载电路、所述限幅单元连接；
或者所述放大管为NMOS管，所述第一偏置电流一端接电源电压，另一端流入所述NMOS管的栅极，所述采样电阻一端接所述NMOS管的栅极，另一端接地线，所述NMOS管的漏极接电源电压，源极同时与所述负载电路、所述限幅单元连接。
所述负载电路包括第一负载电路和第二负载电路，所述第一负载电路和第二负载电路分别连接于放大管与地线之间；所述第一负载电路包括所述偏置电流产生电路产生的第二偏置电流流经的第一切换控制电路，所述第一切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第一负载电路断开，在上电复位信号释放后，控制所述第一负载电路导通；所述第二负载电路包括与所述放大管连接的电阻器，以及与所述电阻器连接的第二切换控制电路，所述第二切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第二负载电路导通，在上电复位信号释放后，控制所述第二负载电路断开。
所述第一切换控制电路包括第一 NMOS控制管，第一 NMOS控制管的栅极连接上电复位信号，漏极接流入所述偏置电流产生电路产生的第二偏置电流，源极接地线；或者所述第一切换控制电路包括第一 PMOS控制管和第一反相器，第一 PMOS控制管的栅极通过所述第一反相器连接上电复位信号，源极流入所述偏置电流产生电路产生的第二偏置电流，漏极接地线；所述第二偏置电流另一端与所述放大管相连。
第二切换控制电路包括第二 NMOS控制管和第二反相器，第二 NMOS控制管的栅极通过第二反相器连接至上电复位信号，漏极接所述电阻器，源极接地线；或者第二切换控制电路包括第二 PMOS控制管，第二 PMOS控制管的栅极连接至上电复位信号，源极接所述第二固定电阻，漏极接地线。
所述限幅单元包括NMOS泄放管或PMOS泄放管；如果是NMOS泄放管,所述NMOS泄放管的栅极连接至所述PMOS放大管的漏极，所述NMOS泄放管的源极接地线，漏极接电源；或者所述NMOS泄放管的栅极连接至所述NMOS放大管的源极，所述NMOS泄放管的源极接地线，漏极接电源；如果是PMOS泄放管，所述PMOS泄放管的栅极连接至所述PMOS放大管的漏极，所述PMOS泄放管的漏极接地线，源极接电源；或者所述PMOS泄放管的栅极连接至所述NMOS放大管的源极，所述PMOS泄放管的漏极接地线，源极接电源。
所述采样电阻包括η个串联的电阻元件，η彡1，所述电阻元件包括电阻器、NMOS电阻管和/或PMOS电阻管。
η > I时，还包括在第m个电阻元件与第m+1个电阻元件之间设置开关电路，所述开关电路根据上电复位信号是否释放，控制串联成所述采样电阻的电阻元件个数，I ^ m ^ η-l。
所述开关电路包括PMOS开关管，所述PMOS开关管的栅极接所述上电复位信号，漏极接同时连接所述第m个电阻元件与第m+1个电阻元件之间，源极接流入所述偏置电流产生电路产生的第一偏置电流，所述上电复位信号释放前，所述PMOS开关管控制串联成所述采样电阻的电阻元件为η 个，所述上电复位信号释放后，控制串联成所述采样电阻的电阻元件为n-m个；或者所述开关电路包括NMOS开关管和第三反相器，NMOS开关管的栅极通过第三反相器接所述上电复位信号，源极同时连接接所述第m个电阻元件与第m+1个电阻元件之间，漏极流入接所述偏置电流产生电路产生的第一偏置电流，所述上电复位信号释放前，所述NMOS开关管控制串联成所述采样电阻的电阻元件为η个，所述上电复位信号释放后，控制串联成所述采样电阻的电阻元件为n-m个。
本发明提供一种限幅电路，在偏置电流建立后，电压采样单元通过偏置电流流经采样电阻的方式形成采样电压，放大单元对电源电压与采样电压之间形成的压降进行放大，再经过限幅单元进行限幅，由于偏置电流的偏差可近似忽略，根据偏置电流流经采样电阻的方式对电源电压进行限幅，可降低限幅电路的偏差，提高限幅精度；同时在电源启动阶段，电源刚刚建立，偏置电流还没有建立时，偏置电流几乎为0，电压采样单元形成的采样电压几乎为O，电源电压与采样电压之间形成的压降几乎等于电源电压本身，电源电压直接经过放大单元进行放大，再经过限幅单元进行限幅，该阶段只要保证限幅单元输出的限幅电压满足电源启动即可，因此，本发明提供的技术方案在电源启动阶段偏置电流未建立，即为O时，依然可以实现对电源电压进行限幅。
图1为本发明实施例——种限幅电路的示意图2为本发明实施例二一种限幅电路示意图3为本发明实施例三一种限幅电路示意图4为本发明实施例四一种限幅电路示意图5为本发明实施例五一种限幅电路示意图6为本发明实施例六一种限幅电路示意图。
具体实施方式
下面通过具体实施方式
结合附图对本发明作进一步详细说明。
实施例一:
图1为本发明实施例 种限幅电路的不意图，请查考图1:
一种限幅电路，包括电压采样单元1、放大单元2和限幅单元3，其中，电压采样单元I通过偏置电流产生电路产生的第一偏置电流I1流经采样电阻的方式形成采样电压；放大单元2对电源电压与采样电压之间形成的压降进行放大；限幅单元3对放大单元2放大后的电压进行限幅。
实施例二:
图2为本发明实施例二一种限幅电路示意图，请查考图2:
本实施例中，电压采样单元包括采样电阻11，放大单元包括PMOS放大管Pl和负载电路21，限幅单元包括NMOS泄放管N3，采样电阻11与偏置电流产生电路连接，偏置电流产生电路产生的第一偏置电流流I1流经采样电阻11形成采样电压，Il流入Pl的栅极，采样电阻11 一端与PMOS放大管Pl的栅极相连，采样电阻11的另一端接地线VSS，PM0S放大管Pl的源极连接电源VDD，负载电路21连接在地线VSS与PMOS放大管Pl的漏极之间，PMOS放大管Pl的漏极同时连接匪OS泄放管N3的栅极，NMOS泄放管N3的源极接地线VSS，漏极接电源VDD。
放大单元的结构不具限于以上一种实施方式，比如放大单元可以包括NMOS放大管和负载电路21，第一偏置电流I1流入NMOS放大管的栅极，采样电阻11 一端与NMOS放大管的栅极相连，采样电阻11的另一端接地线VSS，NM0S放大管的漏极连接电源VDD，负载电路21连接在地线VSS与NMOS放大管的源极之间，NMOS放大管的源极同时连接至NMOS泄放管N3的栅极，NMOS泄放管N3的源极接地线VSS，漏极接电源VDD。
限幅单元不局限于以上一种实施例，比如，限幅单元可以包括PMOS泄放管，PMOS泄放管的栅极连接至PMOS放大管Pl的漏极，PMOS泄放管的漏极接地线VSS，源极接电源VDD ;如果上述放大单元包括NMOS放大管和负载电路21，则PMOS泄放管的栅极连接至匪OS放大管的源极，PMOS泄放管的漏极接地线VSS，源极接电源VDD。
负载电路21有多种实施方式，可直接由电阻器构成，如固定阻值的电阻器、可调阻值的电阻器；或者负载电路21包括第一负载电路和第二负载电路,第一负载电路包括偏置电流产生电路产生的第二偏置电流流经的第一切换控制电路，第一切换控制电路连接至上电复位信号，第一切换控制电路在上电复位信号释放前，控制第一负载电路断开，在上电复位信号释放后，控制第一负载电路导通；第二负载电路包括电阻器(阻值可调或固定)、与电阻器连接的第二切换控制电路，第二切换控制电路连接至上电复位信号，第二切换控制电路在上电复位信号释放前，控制第二负载电路导通，在上电复位信号释放后，控制第二负载电路断开。
实施例三:
下面以第一切换控制电路包括第一 NMOS控制管，第二切换控制电路包括第二NMOS控制管和第二反相器，采样电阻11为一个可调阻值的电阻器Rl为例，请参考图3，图3为本发明实施例二一种限幅电路不意图:
电阻器Rl与偏置电流产生电路连接，偏置电流产生电路产生的第一偏置电流流I1流入PMOS放大管Pl的栅极；电阻器Rl —端与PMOS放大管Pl的栅极连接，电阻器Rl的另一端接地线VSS，第一偏置电流流I1流经电阻器Rl形成采样电压。PMOS放大管Pl的源极连接电源VDD，漏极与第一负载电路相连；第一负载电路包括偏置电流产生电路产生的第二偏置电流I2流经的第一 NMOS控制管NI，第一 NMOS控制管NI的栅极连接上电复位信号(POR)，源极接地线VSS，漏极接偏置电流产生电路产生的第二偏置电流I2 ;第二偏置电流I2流入第一 NMOS控制管NI的漏极，另一端同时与PMOS放大管Pl的漏极、NMOS泄放管N3的栅极相连；第二负载电路包括固定阻值的电阻器R2、第二 NMOS控制管N2，以及第二反相器INV,第二 NMOS控制管N2的栅极通过第二反相器INV连接至上电复位信号(POR)，漏极接电阻器R2的一端，源极接地线VSS，电阻器R2的另一端同时与PMOS放大管Pl的漏极、NMOS泄放管N3的栅极相连，NMOS泄放管N3的源极接地线VSS，漏极接电源VDD。
本实施例的限幅电路的主要工作过程包括:
阶段一:电源启动阶段，电源刚刚建立，偏置电流没有建立，POR没有释放输出为低电平，此时I1U2几乎为0，P1管栅极电压为0，P1管开启，NI管关闭，第一负载电路关闭，POR通过第二反相器INV开启N2管，Pl管通过第二负载电路导通，Pl管与第二负载电路组成一个电阻负载的放大单元，因I1几乎为0，电压采样单元形成的采样电压几乎为0，VDD与Pl管栅极压差(即VDD与采样电压之间形成的压降，几乎等于电源电压本身)通过该放大单元输出到N3管的栅极，当VDD电压较高时，N3管打开，对VDD进行放电，拉低VDD电压；当VDD电压较低时，N3管关闭，VDD维持原来电压。该阶段由于Pl管栅极电压较低，可适当设计电阻器R2的阻值，保证在第二负载电路导通时，通过R2的电流与I2电流大小相当即可，保证放大到N3管栅极的电压较高，以便将VDD限制在一个较低电压，只要满足电源启动即可。
阶段二:电源启动阶段，偏置电流11、12已经建立，POR还没有释放输出为低电平，此时NI管关闭，第一负载电路关闭，N2管开启，第二负载电路导通，Pl管通过第二负载电路导通，Pl管与第二负载电路组成一个电阻负载的放大单元，Pl管栅极电压为电流Il流过电阻器Rl产生的采样电压，VDD与Pl管栅极压差经过放大单元输出到N3管的栅极，N3管对VDD进行限幅。该阶段为保证VDD限幅值在规定范围内，N3管栅极电压要求足够高。第二负载电路负载电流需要较小，即负载R2电阻值较大，另一种实现方式是在此期间将电阻Rl阻值降低，这样采样电压较低，VDD与Pl管栅极压差较大，放大后到N3管栅极电压较高。
阶段三:电源稳定阶段，偏置电流I1、I2已经稳定，POR释放输出为高电平，此时NI管开启，第一负载电路导通，N2管关闭，第二负载电路关闭，Pl管通过第一负载电路导通，Pl管与第一负载电路组成一个以I2为负载的放大单元，Pl管栅极电压为电流I1流过电阻器Rl产生的采样电压，VDD与Pl管栅极压差经过放大单元输出到N3管的栅极，N3管对VDD进行限幅，在工艺温度偏差下，Pl管栅极电压以及负载I2偏差较小，这样放大到N3管栅极的电压偏差较小，限幅后VDD电压偏差较小，限幅精度较高。该阶段负载I2电流较小，可以适当将电阻器Rl的阻值调小。
实施例四:
采样电阻11还可以为一个固定阻值的电阻器Rl'，请参考图4，图4为本发明实施例四一种限幅电路不意图:
电阻器Rl'与偏置电流产生电路连接，偏置电流产生电路产生的第一偏置电流流I1与PMOS放大管Pl的栅极相连，I1流入Pl的栅极；电阻器Rl' 一端与PMOS放大管Pl的栅极相连，电阻器Rl'的另一端接地线VSS，第一偏置电流流I1流经电阻器Rl'形成采样电压；PM0S放大管Pl的源极连接电源VDD，漏极连接第一负载电路；第一负载电路包括偏置电流产生电路产生的第二偏置电流I2流经的第一 NMOS控制管NI，第一 NMOS控制管NI的栅极连接上电复位信号(POR)，源极接地线VSS，漏极接偏置电流产生电路产生的第二偏置电流12，I2流入NI漏极；第二负载电路包括固定阻值的电阻器R2、第二 NMOS控制管N2，以及第二反相器INV，第二 NMOS控制管N2的栅极通过第二反相器INV连接至上电复位信号(POR)，漏极接电阻器R2的一端，源极接地线VSS，电阻器R2的另一端同时与PMOS放大管Pl的漏极、NMOS泄放管N3的栅极相连，NMOS泄放管N3的源极接地线VSS，漏极接电源VDD。此结构的优点是结构简单，还可以把电阻器Rl'用串联的NMOS电阻管或者串联的PMOS电阻管来代替。
实施例五:
采样电阻11可以包括η个串联的电阻元件，η≥1，电阻元件包括电阻器(阻值可调或固定)、NMOS电阻管和/或PMOS电阻管；η > I时，还包括在第m个电阻元件与第m+1个电阻元件之间设置开关电路，开关电路根据上电复位信号是否释放，控制串联成采样电阻的电阻元件个数，1≤ m≤n-10
下面以n-2个串联的PMOS电阻管(P3至Pn)组成采样电阻11，且在电阻管P3与电阻管P4之间设置PMOS开关管P2为例，请参考图5，图5为本发明实施例五一种限幅电路不意图:
P3至Pn依次串联的组成采样电阻，P3至Pn的栅极均连接至地线VSS，P3的源极接在第一偏置电流I1与PMOS放大管Pl的栅极之间，P3的漏极连接P4的源极，P4的漏极接P5的源极，以此类推，Pn的源极接Pn-1的漏极，Pn的漏极连接至地线VSS，在P3与P4之间设置开关管P2，P2的栅极接上电复位信号，P2的漏极同时和P3的漏极与P4的源极相连，P2的源极接PMOS放大管Pl的栅极。
本实施的限幅电路工作过程的阶段一中:电源启动阶段，电源刚刚建立，偏置电流没有建立，POR没有释放输出为低电平，P2管开启，但Ip I2几乎为0，电压采样单元形成的采样电压几乎为O ;阶段二中，电源启动阶段，偏置电流I1U2已经建立，POR还没有释放输出为低电平，P2管开启，Pl管栅极电压为电流I1流过串联电阻管P3至Pn产生的采样电压；阶段三中:电源稳定阶段，偏置电流1:、I2已经稳定，POR释放输出为高电平，P2管关闭，Pl管栅极电压为偏置电流I1流过串联电阻管P4至Pn产生的采样电压阶段三采用I2做负载，I2电流可以较小，相对阶段二，阶段三Pl管栅极不需要太高电压，P2管可关闭，流过串联电阻管的电压比阶段二中大。开关电路不局限于PMOS开关管，开关电路可以是NMOS开关管和第三反相器，NMOS开关管的栅极通过第三反相器接上电复位信号，源极接在P3的漏极与P4的源极之间，漏极接偏置电流产生电路产生的第一偏置电流Ip
实施例六:
下面以n-3个串联的NMOS电阻管(N4至Nn)组成采样电阻11，且在电阻管N5与电阻管N6之间设置PMOS开关管P2为例，请参考图6，图6为本发明实施例六一种限幅电路不意图:
N4至Nn依次串联的组成采样电阻，N4至Nn的栅极、N4的漏极均接PMOS放大管Pl的栅极，I1流入Pl栅极；N4的源极连接N5的漏极，N5的源极接N6的漏极，以此类推，Nn的漏极接Nn-1的源极，Nn的源极连接至地线VSS，在N4与N5之间设置开关管P2，开关管P2的栅极接上电复位信号，开关管P2的漏极同时与N4的源极与N5的漏极相连，开关管P2的源极接PMOS放大管Pl的栅极。
本发明在偏置电流建立后，电压采样单元通过偏置电流流经采样电阻的方式形成采样电压，放大单元对电源电压与采样电压之间形成的压降进行放大，再经过限幅单元进行限幅，由于偏置电流的偏差可近似忽略，根据偏置电流流经采样电阻的方式对电源电压进行限幅，可降低限幅电路的偏差，提高限幅精度；同时在电源启动阶段，电源刚刚建立，偏置电流还没有建立时，偏置电流几乎为0，电压采样单元形成的采样电压几乎为0，电源电压与采样电压之间形成的压降几乎等于电源电压本身，电源电压直接经过放大单元进行放大，再经过限幅单元进行限幅，该阶段只要保证限幅单元输出的限幅电压满足电源启动即可，因此，本发明提供的技术方案在电源启动阶段偏置电流未建立，即为O时，依然可以实现对电源电压进行限幅；进一步，本发明通过POR信号控制限幅电路从电源启动阶段到稳定阶段的工作过程，实现不同阶段的限幅，前一阶段可以保证电路正常启动，后一阶段实现精确限幅，限幅后电源电压值偏差较小，随工艺温度变化较小，在电路正常工作电压范围以内；本发明提供的限幅线路不局限于应用在RFID标签芯片，还可以应用在其他领域。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1.一种限幅电路，其特征在于，包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中， 所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为采样电压； 所述放大单元对电源电压与所述采样电压之间形成的压降进行放大； 所述限幅单元对所述放大单元放大后的电压进行限幅。
2.如权利要求1所述的限幅电路，其特征在于，所述放大单元包括放大管和负载电路，所述放大管、负载电路顺次连接于电源电压与地线之间，同时与所述限幅单元相连，所述第一偏置电流流入所述放大管。
3.如权利要求2所述的限幅电路，其特征在于，所述放大管为PMOS管，所述第一偏置电流一端接电源电压，另一端流入所述PMOS管的栅极，所述采样电阻一端接所述PMOS管的栅极，另一端接地线，所述PMOS管的源极接电源电压，漏极同时与所述负载电路、所述限幅单元连接； 或者所述放大管为NMOS管，所述第一偏置电流一端接电源电压，另一端流入所述NMOS管的栅极，所述采样电阻一端接所述NMOS管的栅极，另一端接地线，所述NMOS管的漏极接电源电压，源极同时与所述负载电路、所述限幅单元连接。
4.如权利要求2所述的限幅电路，其特征在于，所述负载电路包括第一负载电路和第二负载电路，所述第一负载电路和第二负载电路分别连接于放大管与地线之间；所述第一负载电路包括所述偏置电流产生电路产生的第二偏置电流流经的第一切换控制电路，所述第一切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第一负载电路断开，在上电复位信号释放后，控制所述第一负载电路导通；所述第二负载电路包括与所述放大管连接的电阻器，以及与所述电阻器连接的第二切换控制电路，所述第二切换控制电路连接至上电复位信号，在上电复位信号释放前，控制所述第二负载电路导通，在上电复位信号释放后，控制所述第二负载电路断开。
5.如权利要求4所述的限幅电路，其特征在于，所述第一切换控制电路包括第一NMOS控制管，第一 NMOS控制管的栅极连接上电复位信号，漏极流入所述偏置电流产生电路产生的第二偏置电流，源极接地线；或者所述第一切换控制电路包括第一 PMOS控制管和第一反相器，第一 PMOS控制管的栅极通过所述第一反相器连接上电复位信号，源极流入所述偏置电流产生电路产生的 第二偏置电流，漏极接地线；所述第二偏置电流另一端与所述放大管相连。
6.如权利要求4所述的限幅电路，其特征在于，第二切换控制电路包括第二NMOS控制管和第二反相器，第二 NMOS控制管的栅极通过第二反相器连接至上电复位信号，漏极接所述电阻器，源极接地线；或者第二切换控制电路包括第二 PMOS控制管，第二 PMOS控制管的栅极连接至上电复位信号，源极接所述第二固定电阻，漏极接地线。
7.如权利要求2所述的限幅电路，其特征在于，所述限幅单元包括NMOS泄放管或PMOS泄放管；如果是NMOS泄放管，所述NMOS泄放管的栅极连接至所放大管，所述NMOS泄放管的源极接地线，漏极接电源；如果是PMOS泄放管，所述PMOS泄放管的栅极连接至所述放大管，所述PMOS泄放管的漏极接地线，源极接电源。
8.如权利要求2至7任一项所述的限幅电路，其特征在于，所述采样电阻包括η个串联的电阻元件，η ^ I，所述电阻元件包括电阻器、NMOS电阻管和/或PMOS电阻管。
9.如权利要求8所述的限幅电路，其特征在于，η>I时，还包括在第m个电阻元件与第m+1个电阻元件之间设置开关电路，所述开关电路根据上电复位信号是否释放，控制串联成所述采样电阻的电阻元件个数，I ^ Hi^n-10
10.如权利要求9所述的限幅电路，其特征在于，所述开关电路包括PMOS开关管，所述PMOS开关管的栅极接所述上电复位信号，漏极同时连接所述第m个电阻元件与第m+1个电阻元件，源极流入所述偏置电流产生电路产生的第一偏置电流；或者所述开关电路包括NMOS开关管和第三反相器，NMOS开关管的栅极通过第三反相器接所述上电复位信号，源极同时连接所述第m个电阻元件与第m+1个电阻元件，漏极流入所述偏置电流产生电路产生的第一偏置电流。 ·
全文摘要
本发明公开一种限幅电路，该限幅电路包括电压采样单元、放大单元和限幅单元，外接需要限幅的电源电压、偏置电流产生电路，其中，所述电压采样单元通过采样电阻将偏置电流产生电路产生的第一偏置电流转换为采样电压；所述放大单元对电源电压与所述采样电压之间形成的压降进行放大；所述限幅单元对所述放大单元放大后的电压进行限幅。本发明通过以上技术方案，解决现有技术中的限幅电路输出的电源电压偏差较大、精度较低的技术问题。
文档编号H03G11/00GK103138698SQ201110377930
公开日2013年6月5日 申请日期2011年11月24日 优先权日2011年11月24日
发明者李玲, 李鸿雁 申请人:国民技术股份有限公司