专利名称：基于卡尔曼滤波和最小二乘算法的数字延迟锁定环的制作方法
技术领域：
本发明涉及一种延迟锁定环，特别是涉及一种基于卡尔曼滤波和最小二乘算法的数字延迟锁定环。
背景技术：
延迟锁定环作为通信系统中的伪码跟踪环路，是定位系统中接收机的主要跟踪环路之一，延迟锁定环对接收到的伪码信号的跟踪精度直接决定定位定位系统的定位精度。多径干扰是高精度定位系统的主要误差源，随着人们对定位精度要求的提高，多径误差消除技术受到广泛的关注。随着接收机的数字化，基于数据处理的多径误差消除技术成为研究的热点。目前已有的基于数据处理的延迟锁定环主要有只估计直接信号时间延迟的延迟锁定环、同时估计直接信号和多径信号时间延迟的延迟锁定环。只估计直接信号时间延迟的延迟锁定环根据参数估计模块估计直接信号的时间延迟来确定环路的同步点，具有计算量小、结构简单、硬件实现容易的特点，是对传统延迟锁定环的鉴相器进行改进后的环路。但是，只估计直接信号时间延迟的延迟锁定环通常对噪声敏感、不能抑制时间延迟较短的多径的影响、不能抑制载波多径误差的缺点，无法满足噪声环境下对精度要求较高的定位系统的要求。同时估计直接信号和多径信号时间延迟的延迟锁定环由参数估计模块估计直接信号和多径信号的时间延迟和幅度参数，根据估计的多径参数重构多径相关输出，并从接收信号的相关输出中减去多径相关输出，得到直接信号的相关输出，再根据直接信号的相关输出进行直接信号时间延迟的估计。同时估计直接信号和多径信号时间延迟的延迟锁定环不仅可以抑制伪码多径误差而且可以抑制载波多径误差，可以有效提高定位系统的定位精度。但是，对噪声比较敏感、不能抑制时间延迟较短的多径带来的误差仍然是同时估计直接信号和多径信号时间延迟的延迟锁定环的瓶颈问题。
发明内容
本发明的目的是为了解决同时估计直接信号和多径信号时间延迟的延迟锁定环对噪声信号敏感、不能抑制时间延迟较短的多径干扰造成的跟踪误差的问题，实现了一种利用卡尔曼滤波对相关输出中的噪声进行滤波、利用最小二乘算法对滤波后的相关输出进行参数估计的数字延迟锁定环，即基于卡尔曼滤波和最小二乘算法的数字延迟锁定环。为了解决上述技术问题，本发明采用的技术方案是基于卡尔曼滤波和最小二乘算法的数字延迟锁定环，包括可编程门阵列单元和数字信号处理单元；其中可编程门阵列单元包括相关器、控制信号产生模块、通信接口，数字信号处理单元包括卡尔曼滤波器、多径估计模块、多径重构模块、多径消除模块、伪码鉴相器、环路滤波器、决策模块、数字控制振荡器；数字信号处理单元读出可编程门阵列单元中相关器的相关输出值，并将相关输出值送给卡尔曼滤波器进行滤波；滤波后的相关输出输入给基于最小二乘的多径估计模块完成对直接信号和多径信号的时间延迟和幅度的估计，其中直接信号时间延迟估计的结果记为第一直接信号时间延迟估计值；参数估计结果作为多径重构模块的输入以实现多径相关输出的重构，多径重构模块将输出的多径相关输出值输入给多径消除模块；多径消除模块从接收到的卡尔曼滤波器的相关输出中减去重构的多径相关输出，所得到的直接信号相关输出为伪码鉴相器的输入，环路滤波器对伪码鉴相器的输出进行滤波后计算出第二直接信号时间延迟估计值；决策模块根据第一直接信号时间延迟估计值与上一时刻环路确定的直接信号时间延迟的偏差、第二直接信号时间延迟估计值与上一时刻环路确定的直接信号时间延迟的偏差分别赋予第一直接信号时间延迟估计值和第二直接信号时间延迟估计值不同的权值，第一直接信号时间延迟估计值和第二直接信号时间延迟估计值的加权和为决策判决模块的输出，即当前时刻估计的时间延迟，该输出通过数字控制振荡器输出到可编程门阵列单元。
所述的相关器支路为26路，其中即时支路相关器I个，早码支路相关器10个，晚码支路相关器15个。所述的环路滤波器采用一阶环路。与现有技术相比，本发明的优点是I)本发明通过可编程门阵列和数字信号处理器来实现数字延迟锁定环，具有计算速度快、易于算法移植的特点。2)本发明通过卡尔曼滤波器实现了对相关输出中的高斯噪声的滤波，消除了噪声对相关输出的影响，从而克服了噪声对多径估计精度的影响，提高了噪声环境下多径消除的性能。3)本发明中采用最小二乘算法进行直接信号和多径信号的时间延迟和幅度估计，可以区分时间延迟较短的多径和直接信号。4)本发明中的决策判决模块考虑了前馈和反馈结果对直接信号时间延迟的影响，即保持了环路的稳定性又提高了对直接信号时间延迟的估计精度。
图I为基于卡尔曼滤波和最小二乘算法的数字延迟锁定环的框图；图2为卡尔曼滤波和最小二乘算法实现的结构图。
具体实施例方式下面结合附图对本发明作进一步详细说明。本发明利用接收到的伪码信号与本地产生的伪码信号的相关输出值进行卡尔曼滤波、多径估计、多径重构、多径消除，根据消除多径和噪声影响的直接信号相关输出值进行伪码鉴相，利用时间延迟偏差与鉴相输出之间的关系可以检测出本地时间延迟估计偏差，最后根据决策模块计算的直接信号时间延迟调整本地码，使之与接收到的伪码信号同
止/J/ o本发明的工作原理接收到的数字伪码信号r (k)为
Mr{k) = ^{k-T^ + ^A^k-r^ -r;) + (^)(I)
/=1
式中C(k)—伪随机码-A—直接伪码幅度；T 0—直接伪码的传输时间延迟;M——多径信号个数A—一第i个多径信号幅度；T ,—第i个多径信号相对于直接信号的传输时间延迟；n(k)-白高斯噪声。图I中，多径重构模块根据估计的多径参数i,、S和f,可以重构出即时支的多径相关输出欠
权利要求
1.基于卡尔曼滤波和最小二乘算法的数字延迟锁定环，包括可编程门阵列单元和数字信号处理单元；其特征在于可编程门阵列单元包括相关器、控制信号产生模块、通信接口，数字信号处理单元包括卡尔曼滤波器、多径估计模块、多径重构模块、多径消除模块、伪码鉴相器、环路滤波器、决策模块、数字控制振荡器；数字信号处理单元读出可编程门阵列单元中相关器的相关输出值，并将相关输出值送给卡尔曼滤波器进行滤波；滤波后的相关输出输入给基于最小二乘的多径估计模块完成对直接信号和多径信号的时间延迟和幅度的估计，其中直接信号时间延迟估计的结果记为第一直接信号时间延迟估计值；参数估计结果作为多径重构模块的输入以实现多径相关 输出的重构，多径重构模块将输出的多径相关输出值输入给多径消除模块；多径消除模块从接收到的卡尔曼滤波器的相关输出中减去重构的多径相关输出，所得到的直接信号相关输出为伪码鉴相器的输入，环路滤波器对伪码鉴相器的输出进行滤波后计算出第二直接信号时间延迟估计值；决策模块根据第一直接信号时间延迟估计值与上一时刻环路确定的直接信号时间延迟的偏差、第二直接信号时间延迟估计值与上一时刻环路确定的直接信号时间延迟的偏差分别赋予第一直接信号时间延迟估计值和第二直接信号时间延迟估计值不同的权值，第一直接信号时间延迟估计值和第二直接信号时间延迟估计值的加权和为决策判决模块的输出，即当前时刻估计的时间延迟，该输出通过数字控制振荡器输出到可编程门阵列单元。
2.如权利要求I所述的基于卡尔曼滤波和最小二乘算法的数字延迟锁定环，其特征在于所述的相关器支路为26路，其中即时支路相关器I个，早码支路相关器10个，晚码支路相关器15个。
3.如权利要求I或2所述的基于卡尔曼滤波和最小二乘算法的数字延迟锁定环，其特征在于所述的环路滤波器采用一阶环路。
全文摘要
本发明为一种基于卡尔曼滤波和最小二乘算法的数字延迟锁定环，包括可编程门阵列单元和数字信号处理单元；其中可编程门阵列单元包括相关器、控制信号产生模块、通信接口，数字信号处理单元包括卡尔曼滤波器、多径估计模块、多径重构模块、多径消除模块、伪码鉴相器、环路滤波器、决策模块、数字控制振荡器；本发明解决了同时估计直接信号和多径信号时间延迟的延迟锁定环对噪声信号敏感、不能抑制时间延迟较短的多径干扰造成的跟踪误差的问题，实现了一种利用卡尔曼滤波对相关输出中的噪声进行滤波、利用最小二乘算法对滤波后的相关输出进行参数估计的数字延迟锁定环。
文档编号H03L7/099GK102629869SQ20121011424
公开日2012年8月8日 申请日期2012年4月18日 优先权日2012年4月18日
发明者甘明刚, 程兰, 陈杰 申请人:北京理工大学