可调节延迟器、用于延迟输入信号的方法及极坐标传送器的制作方法

专利名称：可调节延迟器、用于延迟输入信号的方法及极坐标传送器的制作方法
技术领域：
根据本发明的实施例涉及一种用于基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器。根据本发明的另外的实施例涉及一种用于基于描述期望延迟的延迟调节输入信息延迟输入信号以获得被延迟的输出信号的方法。根据本发明的另外的实施例涉及一种极坐标传送器。根据本发明的一些实施例涉及一种数字时间转换器(DTC)。
背景技术：
提供相位调制信号或者现有信号的相位调制在许多应用中得以使用。例如，在所谓的极坐标传送器中使用相位调制。考虑到这种情形，需要具有对提供包括良好特性的相位调制信号的概念。

发明内容
根据本发明的实施例创建了一种基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器。所述可调节延迟器包括多个可调谐延迟电路的串联连接，其中这些可调谐延迟电路中的第一个被配置为接收所述输入信号。所述可调节延迟器还包括闭环控制电路(也被称作调整电路)，其被配置为提供第一延迟调谐信息以对多个可调谐延迟电路的组合延迟进行调谐以满足预定条件。所述可调节延迟器还包括用于将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息的组合器。所述可调节延迟器被配置为基于所述组合延迟调谐信息对一个或多个可调谐延迟电路的延迟进行调谐。所述可调节延迟器被配置为基于在可调节延迟电路中的一个或多个的一个或多个输出处存在的一个或多个信号来提供输出信号。根据本发明的另一个实施例创建了一种用于基于描述期望延迟的延迟调节输入信息来延迟输入信号以获得输出信号的方法。所述方法包括提供第一延迟调谐信息以对串联连接的多个可调谐延迟电路的组合延迟进行调谐以满足预定条件。所述方法还包括将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息。所述方法还包括基于所述组合延迟调谐信息对一个或多个可调谐延迟电路的延迟进行调谐。使用基于所述组合延迟调谐信息进行调谐的可调谐延迟电路中的一个或多个在输入信号的基础上获得输出信号。根据本发明的另一个实施例创建了一种基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器。所述可调节延迟器包括延迟线路，该延迟线路包括串联连接的第一子延迟线路和第二子延迟线路。所述可调节延迟器还包括延迟锁相环，其中所述第一子延迟线路和第二子延迟线路包括在所述延迟锁相环中。闭环控制电路被配置为提供第一延迟调谐信号，以响应于参考信号和所述第二子延迟线路的输出信号之间的实际相位移位与预定目标相位移位的偏差来以相同方向改变所述第一子延迟线路和第二子延迟线路的延迟。所述可调节延迟器还包括信号提供器，该信号提供器被配置为提供第二延迟调谐信号和第三延迟调谐信号以基于延迟调节输入信息(例如，响应于延迟调节输入信息的变化)来以相反方向改变所述第一子延迟线路和第二子延迟线路的延迟。所述第一子延迟线路被配置为接收所述输入信号。此外，所述可调节延迟器被配置为基于所述第一子延迟线路的输出信号或者基于所述第一子延迟线路的抽头(tap)处的信号来提供输出信号。所述可调节延迟器还可以被配置为基于所述第二子延迟线路的输出信号或者基于所述第二子延迟线路的抽头处的信号来提供输出信号。根据本发明的另一个实施例创建了一种用于基于相位调制信息提供相位调制输出信号的极坐标传送器。所述极坐标传送器包括被配置为提供未调制载波信号的振荡器。所述极坐标传送器还包括如以上所描述的可调节延迟器。所述可调节延迟器被配置为接收所述未调制载波信号作为输入信号。此外，所述可调节延迟器被配置为接收所述相位调制信息作为第二延迟调谐信息或者从所述相位调制信息得出第二延迟调谐信息。所述可调节延迟器的输出信号是相位调制输出信号。根据本发明的另一个实施例创建了一种用于基于相位调制信息提供相位调制输
出信号的极坐标传送器。所述极坐标传送器包括被配置为提供不完整调制信号的可变相位振荡器，其中所述可变相位振荡器被配置为基于所述相位调制信息或者基于所述相位调制信息的分量来调节所述不完整调制信号的相位。所述极坐标传送器还包括用于基于所述相位调制信息或者基于所述相位调制信息的分量可调节延迟所述不完整调制信号以获得相位调制输出信号的可调节延迟器。


随后将参考附图对根据本发明的实施例进行描述，其中
图I示出了根据本发明实施例的可调节延迟器的示意性框 图2示出了根据本发明另一个实施例的可调节延迟器的示意性框 图3示出了根据本发明实施例的用于基于延迟调节输入信息对输入信号进行延迟的方法的流程 图4示出了根据本发明实施例的用于操作可调节延迟器的方法的流程 图5示出了根据本发明实施例的极坐标传送器的示意性框 图6示出了能够在本发明实施例中使用的可调节延迟驱动器的示意 图7示出了根据本发明另一个实施例的极坐标传送器的示意性框 图8示出了根据本发明另一个实施例的极坐标传送器的示意性框图；和 图9示出了根据参考示例的极坐标传送器的示意性框图。
具体实施例方式在下文中，将对根据图I的可调节延迟器进行描述。图I示出了用于基于描述期望延迟的延迟调节输入信息120对输入信号110进行延迟以获得输出信号130的可调节延迟器100的示意性框图，所述输出信号130例如可以关于输入信号110有所延迟。可调节延迟器100包括多个可调谐延迟电路142、144、146、148 (其中可以有更多或更少的可调谐延迟电路)的串联连接140。多个可调谐延迟电路142、144、146、148的第一可调谐延迟电路142被配置为接收输入信号110 (或者等同地，从输入信号110所得出的信号)。所述可调节延迟器还包括闭环控制电路150，其被配置为提供第一延迟调谐信息152以对多个140可调谐延迟电路142、144、146、148的组合延迟进行调谐以满足预定条件。可调节延迟器100还包括组合器160，其被配置为将第一延迟调谐信息152 (其例如可以采用数字编号表示的形式)与基于延迟调节输入信息120 (或者等同地，与延迟调节输入信息120相同)的例如可以采用数字编号表示的形式的第二延迟调谐信息162进行组合以获得组合延迟调谐信息164 (其例如可以采用数字编号表示或模拟信号的形式)。可调节延迟器100被配置为基于(第一)组合延迟调谐信息164对可调谐延迟电路(例如，可调谐延迟电路142、144)的一个或多个的延迟进行调谐。此外，可调节延迟器100被配置为基于在可调谐延迟电路142、144、146、148的一个或多个的一个或多个输出处存在的一个或多个信号来提供输出信号130。在下文中，将简要地对可调节延迟器100的功能进行讨论。这里应当注意的是，可调谐延迟电路142、144··· 148允许可调节地延迟输入信号以得出输出信号130，以使得输出信号130是输入信号110的延迟版本。然而，已经发现可`调谐延迟电路142、144···148的延迟典型地随环境条件(例如，供电电压和温度)而变化并且也随不同的设备而变化(例如由于过程变化)。然而，还发现使用(持续或定期)对第一延迟调谐信息152进行更新的闭环控制电路150对多个可调谐延迟电路的组合延迟进行调谐以满足预定条件允许对各个可调谐延迟电路142、144···148的延迟随温度、供电电压以及还随来自不同过程的设备的这种变化进行补偿。已经认识到，通过将在一个实施例中描述输入信号110和输出信号130之间的延迟的期望动态变化的第二延迟调谐信息162与提供适当“偏移”信息以对可调谐延迟电路142、144···148的延迟由于温度变化、供电电压变化和过程变化的变化进行补偿的第一延迟调谐信息152进行组合，能够获得输入信号110和输出信号130之间非常妥善控制的延迟。对以上内容概括而言，可调节延迟器100即使存在操作条件(例如，温度和供电电压)的显著变化也允许提供输入信号Iio和输出信号130之间非常妥善控制的延迟，这是因为闭环控制电路150提供第一延迟调谐信息152以通过对多个可调谐延迟电路的组合延迟进行调谐而满足预定条件来对这样的变化进行补偿。第二延迟调谐信息160导致了所述期望延迟变化，该第二延迟调谐信息被使用组合器叠加至第一延迟调谐信息152所定义的“偏移”。在下文中，将对可调节延迟器100的一些可选改进进行讨论。在一个实施例中，所述可调节延迟器(可选地)被配置为对可调谐延迟电路的第一子集(例如，第一可调谐延迟电路142和第二可调谐延迟电路144)和可调谐延迟电路的第二子集(例如，第三可调谐延迟电路146和第四可调谐延迟电路148)进行调谐，以使得在存在恒定的第一延迟调谐信息152的情况下，第一子集的可调谐延迟电路142、144的延迟随着(描述期望延迟变化的)第二延迟调谐信息162的数值增加而增加，并且使得第二子集的可调谐延迟电路146、148的延迟随着第二延迟调谐信息162的数值增加而减小。换句话说，组合延迟调谐信号(例如，组合延迟调谐信息164和图I中没有示出的另一个组合延迟调谐信息)可以被提供至第一子集的可调谐延迟电路142、144以及第二子集的可调谐延迟电路146、148，其中在与提供给第二子集的可调谐延迟电路146、148的组合延迟调谐信号相比较时，提供给可调谐延迟电路142、144的组合延迟调谐信号可以响应于第二延迟调谐信息的变化而以相反方向进行改变。提供给第一子集的可调谐延迟电路142、144的组合延迟调谐信号164以及提供给第二子集的可调谐延迟电路146、148的附加组合延迟调谐信号(图I中未示出)都例如可以使用组合器160来提供。然而，可替换地，可以使用另一个组合器(图I中未示出)来提供被提供至第二子集的可调谐延迟电路146、148的组合延迟调谐信号。通过响应于第二延迟调谐信息162的变化而以不同方向改变第一子集的可调谐延迟电路142、144的延迟以及第二子集的可调谐延迟电路146、148的延迟，能够实现的是，作为由第二延迟调谐信息162的变化所导致的延迟变化的第一子集的可调谐延迟电路142、144的延迟变化至少部分地或者在预定公差范围内被同样由所述第二延迟调谐信息162的变化所导致的第二子集的可调谐延迟电路146、148的相反延迟变化所补偿。因此能够实现的是，第一子集的可调谐延迟电路142、144以及第二子集的可调谐延迟电路146、148的串联连接的整体延迟(也称作组合延迟)即使针对第二延迟调谐信息165的变化也至
少近似保持恒定，这是因为第一子集的可调谐延迟电路142、144的延迟的增加至少近似地被第二子集的可调谐延迟电路146、148的延迟的减小所补偿。因此，使用闭环控制电路150所执行的所述串联连接的整体延迟的调整几乎不被第二延迟调谐信息165的变化所影响。因此，即使在第二延迟调谐信息162变化时组合延迟(也称作整体延迟)的闭环控制也可以是激活的，而不会使得电路功能严重退化。换言之，串联电路140的组合延迟的闭环控制并不会扰乱作为由第二延迟调谐信息162的变化所导致的延迟变化的第一子集的可调谐延迟电路142、144的延迟变化。因此，在一些实施例中，在以相反方向改变第一子集的可调谐延迟电路142、144的延迟和第二子集的可调谐延迟电路146、148的延迟时，可能同时且独立地对所述串联连接的组合延迟进行调整以满足预定条件。在一个实施例中，可调节延迟器100可选地被配置为在存在恒定的第二延迟调谐信息的情况下对第一子集的可调谐延迟电路142、144和第二子集的可调谐延迟电路146、148进行调谐，以使得第一子集的可调谐延迟电路142、144的延迟与第二子集的可调谐延迟电路的延迟以与第一延迟调谐信息的变化相同的方向进行变化(即，都增加或都减小)。例如，在存在恒定的第二延迟调谐信息162的情况下，第一子集的可调谐延迟电路142、144的延迟随着第一延迟调谐信息152的数值增加而增加，并且第二子集的可调谐延迟电路146、148的延迟也随着第一延迟调谐信息152的数值增加而增加。以这种方式，可能对多个可调谐延迟电路142、144、146、148的组合延迟进行有效调整以满足预定条件。在一个实施例中，可调节延迟器100可选地被配置为以第二延迟调谐信息162的给定变化所导致的第一子集的可调谐延迟电路142、144的组合延迟的变化幅度与第二延迟调谐信息的给定变化所导致的第二子集的可调谐延迟电路146、148的组合延迟的变化幅度之差不大于60%的方式对可调谐延迟电路的第一子集与可调谐延迟电路的第二子集进行调谐。在这种情况下，第一子集的可调谐延迟电路142、144的组合延迟的变化符号与第二子集的可调谐延迟电路146、148的组合延迟的变化符号相反。在一个实施例中，闭环控制电路150被可选地配置为提供第一延迟调谐信息152以获得输入信号110与在可调谐延迟电路142、144、146、148的串联连接140的输出处所提供的输入信号的延迟版本之间的预定相位关系。例如，闭环控制电路150可以被配置为提供第一延迟调谐信息152以获得输入信号110和可调谐延迟电路148的输出信号之间的预定相位关系。在一个实施例中，所述可调节延迟器可选地包括延迟锁相环。在这种情况下，所述延迟锁相环包括闭环控制电路150和多个可调谐延迟电路142、144、146、148的串联连接140。在这种情况下，第一延迟调谐信息152是所述延迟锁相环的控制量(然而其中应当注意的是，第一延迟调谐信息与第二延迟调谐信息162进行组合以获得组合延迟调谐信息164)。通过使用所述锁相环，可能对多个可调谐延迟电路142、144、146、148的组合延迟进行有效调整(即，调谐)以满足预定条件。在优选实施例中，调整环(这里也称作“闭环”或“控制环”)包括大于延迟调节输入的变化速度的时间常数。这意味着所述调整环相对于延迟调节输入处的信号变化(即，相对于延迟调节输入信息的变化)慢(或迟缓)。例如，由该调整电路所导致的每时间单位的最大延迟变化例如可以是可由延迟调节输入信息变化实现的每时间单位的最大延迟变化的二分之一或者甚至十分之一(其中延迟调节输入信息例如可以以时间离散的方式来提供)。结
果，所述调整电路并不立即对延迟的失谐(或变化)作出反应，或者至少不立即以明显的方式作出反应。在一个实施例中，第二延迟调谐信息是延迟锁相环的扰动量(disturbancequantity)。因此，所述可调节延迟器被配置为向延迟锁相环中引入补偿以便至少部分地对所述扰动量进行补偿。因此，可能避免由所述扰动量，即由第二延迟调谐信息的变化，引起整体延迟锁相环的明显失真。在一个实施例中，所述闭环控制电路(可选地)被配置为接收延迟调节输入信息并且使用所述延迟调节输入信息以便至少部分地对扰动量进行补偿。因此，能够避免所述闭环控制电路所提供的第一延迟调谐信息的明显失真。而且，通过在闭环控制电路中考虑描述第二延迟调谐信息的延迟调节输入信息能够以相当少的电路工作实现对第二延迟调谐信息的变化所导致的环路失真的补偿。在一个实施例中，所述可调节延迟器可以被配置为将延迟调节输入信息与相位检测器参考信号或相位检测器结果信号或闭环控制电路的循环滤波器内部信号进行组合以便至少部分地对扰动量进行补偿。概括以上内容，在根据本发明的一些实施例中使用所谓的两点调制(two-pointmodulation)。关于这一概念，应当注意的是，调整环(这里也被称作闭环或延迟锁相环)正常情况下在调谐信息(或作为失真的调谐信号)被引入调整环的情况下作出反应，并且调整环试图对该失真进行补偿。已经发现，为了避免补偿环的这种表现，在计算上消除或补偿该环中合适位置处的调谐信息是有利的。然而，在根据本发明的一些实施例中，不必执行调谐信息的这种计算消除。例如，如果延迟线路140的两个部分被相反驱动(即，第一子集的可调谐延迟电路142、144的延迟以及第二子集的可调谐延迟电路143、148的延迟响应于第二延迟调谐信息162或延迟调节输入信息120的变化而以相反方向变化)，则仅有小的调整环路失真。然而，在其它一些实施例中，在组合器160中与第一延迟调谐信息152进行组合的第二延迟调谐信息162 (其基于延迟调节输入信息或者从其得出)被送入所述闭环控制电路。然而，可替换地，延迟调节输入信息被送入闭环控制电路。在所述闭环控制电路中，所述延迟调节输入信息(或者可替换地，第二延迟调谐信息)与相位检测器信号(或相位检测器结果信号)或循环滤波器(例如，低通滤波器)的内部信号进行组合，以使得所述控制环保持锁定并且不尝试自己对延迟调节输入信息进行补偿。在一个实施例中，所述可调节延迟器可选地包括选择器(图I中未示出)。在这种情况下，所述选择器被配置为选择可调谐延迟电路142、144、146、148的串联连接140的抽头，并且基于所选择抽头处存在的信号提供输出信号130以对输入信号110和输出信号130之间的延迟进行粗糙调节。在一个实施例中，由于可调谐延迟电路142、144典型地响应于第二延迟调谐信息162的变化而以相同方向改变其延迟，所以第一子集的可调谐延迟电路142、144的抽头或输出被所述选择器所选择。此外，所述可调节延迟器被配置为基于延迟调节输入信息120对第二延迟调谐信息162进行改变以对输入信号110和输出信号130之间的延迟进行精细调节。相应地，能够实现延迟调节的良好动态范围。而且，能够实现良好的分辨率。在一个实施例中，闭环控制电路150可选地包括相位检测器，其被配置为将输入信号110的相位与在可调谐延迟电路的串联连接140的输出处(例如，在最后一个可调谐延迟电路148的输出处)所提供的输入信号的延迟版本的相位进行比较。所述相位检测器被配置为提供检测器结果信号。所述闭环控制电路150包括低通滤波器，其被配置为接收所`述相位检测器结果信号并且基于其提供第一延迟调谐信息152。通过使用相位检测器和低通滤波器，可能实现串联连接140的组合延迟调谐的良好精度。在一个实施例中，所述可调节延迟器可选地包括第一数字组合器(例如，组合器160)，其被配置为将表示第二延迟调谐信息162的数值与表示第一延迟调谐信息152的数值相加，以获得第一数模转换器输入信息。在这种情况下，所述可调节延迟器还包括第二数字组合器(图I中未示出)，其被配置为从表示第一调谐信息152的数值中减去表示第二延迟调谐信息162的数值或者其正缩放版本，以获得第二数模转换器输入信息。此外，所述可调节延迟器还可以包括第一数模转换器(图I中未示出)以提供第一模拟控制量(例如，组合延迟调谐信息164，其可以被认为是组合延迟调谐信号)以便基于所述第一数模转换器输入信息对可调谐延迟电路的第一子集(例如，可调谐延迟电路142、144)的延迟进行调谐。此夕卜，所述可调节延迟器可以包括第二数模转换器，其被配置为提供第二模拟控制量(例如，图I中未示出的第二组合延迟调谐信息，其可以被认为是第二组合延迟调谐信号)以便基于第二数模转换器输入信息对可调谐延迟电路的第二子集(例如，可调谐延迟电路146、148)的延迟进行调谐。因此，能够实现简单却精确的信号处理。例如，所述闭环控制电路能够精确操作并且提供第一延迟调谐信息的低噪声数字表示形式。此外，能够执行第一延迟调谐信息152和第二延迟调谐信息162的数字相加(或者更一般地，数字组合)，以使得能够实现低噪声操作和高精度。然而，能够通过提供向可调谐延迟电路提供模拟控制量来获得高的延迟调谐精确度。然而，在一些实施例中，第一延迟调谐信息也可能是模拟信号，即所述闭环控制电路是模拟电路或包含模拟构建模块。在这种情况下，第一延迟调谐信息在DAC之后与第二延迟调谐信息进行组合。在一个实施例中，可调谐延迟电路142、144、146、148是包括限流器电路的反相器级或驱动器级。在这种情况下，所述限流器电路可以被配置为对反相器级或驱动器级的输出电流进行可调节限制。以这种方式，可以使用模拟控制量(例如，组合延迟调谐信号)以非常高的分辨率对通过反相器级或驱动器级的传播延迟进行调节。在一个实施例中，所述可调节延迟器可选地被配置为从延迟调节输入信息120的一个或多个最低有效位得出第二延迟调谐信息162。以这种方式，能够实现具有高分辨率的延迟调节。利用了以高精确度对可调节延迟电路中的传播延迟进行调节的可能性。在一个实施例中，所述可调节延迟器可选地被配置为从延迟调节输入信息120的一个或多个最高有效位得出粗糙延迟调节信息。以这种方式，能够实现精细延迟调节和粗糙延迟调节，这提供了延迟调节的良好动态范围。在一个实施例中，所述可调节延迟器可选地被配置为临时断开包括闭环控制电路150、多个可调谐延迟电路142、144、146、148的串联连接140和组合器160在内的闭环。此夕卜，可调节延迟器100被配置为在该闭环被断开的时间段期间使用可调谐延迟电路的第一子集(例如，使用可调谐延迟电路142、144)来提供输出信号130，而在该闭环被断开的时间
段期间将可调谐延迟电路的第二子集(例如，可调谐延迟电路146、148)用于不同于提供输出信号的其它功能。此外，所述可调节延迟器在一个实施例中被配置为在包括闭环控制电路150、多个可调谐延迟电路142、144、146、148的串联连接140和组合器160在内的闭环临时断开之后重新建立该闭环，由此更新第一延迟调谐信息152。因此，可能在基于输入信号提供输出信号130的同时执行其它活动，例如可调谐延迟电路的“增益”的校准。例如，闭环断开的时间可以短于例如温度和/或供电电压的环境条件进行显著变化的典型时间间隔。因此，闭环的临时中断并不会具有任何显著的不利效果，这是因为第一延迟调谐信息152例如可以在闭环被断开的时间段期间以不发生变化的方式得以保持。因此，第一子集的可调谐延迟电路142、144基于输入信号110提供输出信号130的功能即使在闭环断开的时间段期间保持。然而，断开闭环允许第二子集的可调谐延迟电路146、148的延迟独立于第一子集的可调谐延迟电路142、144的延迟地变化而并不会导致闭环控制电路150进行的任何对抗作用。因此，可能将第二子集的可调谐延迟电路146、148在闭环断开的时间段期间用于独立活动。例如，可以在闭环被断开的时间段期间独立于第一延迟调谐信息152和/或独立于第二延迟调谐信息162对第二子集的可调谐延迟电路146、148的延迟进行调节，由此执行校准活动或者甚至任意其它活动。在一个实施例中，所述可调节延迟器可选地被配置为周期性地断开所述闭环。因此，可能周期性地使用第二子集的可调谐延迟电路146、148执行例如校准活动的“其它活动”，同时仍然基于输入信号提供输出信号。在一个实施例中，所述可调节延迟器可选地被配置为在闭环被断开的时间段期间确定或校准可调谐延迟电路(例如，第二子集的可调谐延迟电路146、148)的延迟调节的增益。此外，有关第二子集的可调谐延迟电路146、148的特性的知识可以被用来对第一子集的可调谐延迟电路142、144的特性进行推断(这是因为可调谐延迟电路142、144例如在结构上可以与可调谐延迟电路146、148相同)，这进而允许对延迟调节的校准。例如，这样的过程允许设置用于从延迟调节输入信息120得出第二延迟调谐信息或组合延迟调谐信息的适当增益因数。在一个实施例中，所述可调节延迟器被配置为改变可调谐延迟电路的第二子集的可调谐延迟电路146、148的延迟并且监视使用可调谐延迟电路的第二子集的可调谐延迟电路所提供的信号的相位变化，由此获得与可调谐延迟电路的延迟调节的增益相关的信息。换句话说，可以确定被送至可调谐延迟电路146、148的组合延迟调谐信息的变化与延迟变化或相位变化之间的关系，并且能够从其得出校准因数以实现延迟调节输入信息120的变化与输入信号110和输出信号130之间的延迟变化之间妥善定义的关系。概括以上内容，已经对根据图I的可调节延迟器100的结构和功能进行了讨论。而且，已经讨论了可选的改进。然而应当注意的是，可调节延迟器100实际可以进行实质性修改。特别地，可以使用更多或更少的可调谐延迟电路。在非常简单的实施例中，使用单个可调谐延迟电路就足够了。然而，可以使用大量可调谐延迟电路，其中可调谐延迟电路可选地可以被划分为(或者可替换地，包括)可调谐延迟电路的第一子集和可调谐延迟电路的第二子集。此外，应当注意的是，如之前所讨论的校准功能可以存在在根据本发明的一些实施例中，而该校准功能可以在根据本发明的其它实施例中被省略。此外，存在闭环条件的时间的百分比可以在根据本发明的实施例中有所变化。在一些实施例中，闭环条件可以是操
作的瞬时显性模式。在其它实施例中，闭环条件可以仅有时得以建立。此外，不同的实施方式自然是可能的。如这里所公开的概念可以以各种不同的硬件技术来实施。可选地，这里所公开的概念也可以以例如现场可编程门阵列等的可编程逻辑设备来实施。在一些实施方式中，例如一些计算的执行或第一延迟调谐信息和第二延迟调谐信息的组合的一部分功能可以使用可编程计算机硬件来执行。总之，许多不同实施方式都是可能的，它们全部处于本发明的范围之内。在下文中，将更为详细地对可调节延迟器200进行描述，其示意性框图在图2中示出。可调节延迟器200被配置为接收输入信号210，其例如可以是非调制载波信号并且可以等同于输入信号110。此外，可调节延迟器200被配置为接收延迟调节输入信息220，其描述了期望延迟并且可以等同于延迟调节输入信息120。可调节延迟器200还被配置为提供输出信号230,其例如可以相对于输入信号210 (例如,关于时间或关于相位)有所移位。输出信号230可以等同于输出信号130。可调节延迟器200包括延迟线路240，其进而包括第一子延迟线路240a和第二子延迟线路240b的串联连接。延迟线路240的输入接收输入信号210。第一子延迟线路240a的输出与第二子延迟线路240b的输入相耦合。第一子延迟线路240a包括可调节驱动器
242、243、244 (也被称作可调节延迟驱动器)的串联连接，它们串联连接在第一子延迟线路240a的输入和第一子延迟线路240a的输出之间。换句话说，第一可调节驱动器242的信号输入接收输入信号210。第一可调节驱动器242的信号输出耦合到后续的第二可调节驱动器243的信号输入。第二可调节驱动器243的信号输出耦合到第三可调节驱动器244的信号输入，并且第三可调节驱动器244的信号输出在该示例中形成第一子延迟线路240a的输出。类似地，第二子延迟线路240b包括多个可调节驱动器246、247、248的串联连接。第四可调节驱动器246的信号输入构成第二子延迟线路240b的输入并且耦合到第三可调节驱动器244的信号输出。第四可调节驱动器246的信号输出耦合到第五可调节驱动器247的信号输入。第五可调节驱动器247的信号输出耦合到第六可调节驱动器248的信号输入。第六可调节驱动器248的信号输出在该示例中形成第二子延迟线路240b的输出。可调节驱动器242、243、244的延迟调节输入242a、243a、244a是并联电路连接以接收第一(组合)延迟调谐信号264。类似地，延迟调节输入246a、247a、248a电路连接以接收第二 (组合)延迟调谐信号266。这里应当注意的是，第一子延迟线路240a可以对应于关于图I所讨论的可调谐延迟电路的第一子集，并且第二子延迟线路240b可以对应于关于图I所讨论的可调谐延迟电路的第二子集。此外，应当注意的是，可调节驱动器(也被称作可调节延迟驱动器)242、243、244可以对应于关于图I所讨论的可调谐延迟电路142、144，并且可调节驱动器246、247、248可以对应于关于图I所讨论的可调谐延迟电路146、148。此外，应当注意的是，第一(组合)延迟调谐信号264可以是组合延迟调谐信息164的(例如，电信号形式的)物理表示形式。第二(组合)延迟调谐信号266可以对应于如以上所讨论的被可选地送入可调谐延迟电路146、148的组合延迟调谐信息。可调节延迟器200还包括闭环控制电路或调整电路250，其可以被配置为接收输入信号210以及第二子延迟线路240b的输出信号248b。然而，可替换地，调整电路250在一些实施例中可以接收第一子延迟线路或第二子延迟线路的任意中间信号，例如来自第一子延迟线路的抽头的信号、第一子延迟线路的输出信号或者来自第二子延迟线路的抽头的信号。可以等同于闭环控制电路或调整电路150的所述闭环控制电路或调整电路250可以`被配置为提供第一延迟调谐信息252，其可以等同于第一延迟调谐信息152。闭环控制电路250包括相位检测器250a，其接收输入信号210和第二子延迟线路240b的输出信号248b，并且基于其提供相位检测器结果信号250b，其例如可以是数字信号。闭环控制电路250还包括低通滤波器250c，其例如可以是数字低通滤波器，并且其接收相位检测器结果信号250b。低通滤波器250c提供第一延迟调谐信息252作为输出信号，其可以采用数字表示的数值(例如，二进制数值)的形式。可调节延迟器200还包括第一组合器260，其例如可以是数字加法器。第一组合器260接收第一延迟调谐信息252并且还接收第二延迟调谐信息262，这可以是精细调谐信息并且可以采用数字表示的数值的形式。组合器260可以被配置为对第一延迟调谐信息252和第二延迟调谐信息262 (其可以采用精细调谐数值的数字表示的形式)进行求和，并且基于其提供第一组合数字数值263。可调节延迟器200还包括第一数模转换器270，其被配置为基于第一组合数字数值263提供第一(组合)延迟调谐信号264。 可调节延迟器200还包括第二数字组合器265，其接收第一延迟调谐信息252和第二延迟调谐信息262的反相版本262a。第二数字组合器265将第一延迟调谐信息252和第二延迟调谐信息262的反相版本262a进行求和以获得第二组合数字数值267。有效地，第二数字组合器265从第一延迟调谐信息252的数值中减去第二延迟调谐信息262的数值，而第一数字组合器260将第二延迟调谐信息262的数值添加到第一延迟调谐信息252的数值。可调节延迟器200还包括第二数模转换器270，其基于第二组合数字数值267提供第二 (组合)延迟调谐信号266。在一些实施例中，第一和第二数模转换器可以被实现为接收普通模式vcm和微分模式vdm控制输入的微分DAC。所述微分DAC随后生成两个输出。第一输出由vcm+vdm/2所定义，并且第二输出由vcm-vdm/2所定义。在这种情况下，存在单个但更为复杂的DAC而不是两个DAC。
总之，可调节延迟器200包括延迟锁相环，该延迟锁相环进而包括可调节延迟线路240、闭环控制电路250、组合器260、265以及数模转换器270、272。延迟锁相环有效地提供第一延迟调谐信息252，以使得实现延迟线路240的输入信号210和输出信号248b之间的预定相位关系(至少在预定公差之内)。组合器260、265将第二延迟调谐信息262所确定的数值覆盖至第一延迟调谐信息252的数值，其中第二延迟调谐信息262的数值被添加到第一延迟调谐信息263的数值以获得第一(组合)延迟调谐信号264，并且其中有效地从第一延迟调谐信息252的数值中减去第二延迟调谐信息262的数值以获得第二(组合)延迟调谐信号266。然而，至少在闭环条件中，即使在第二延迟调谐信息262的变化所导致的失真的情况下，闭环控制电路250也提供第一延迟调谐信息252以至少近似恒定地保持延迟线路240的输入信号210和输出信号248b之间的相位关系。此外，应当注意的是，由第二延迟调谐信息262的变化所导致的、输入信号210和输出信号248b之间的相位差异的失真典型地相对小，这例如是因为第二延迟调谐信息262的增大导致第一子延迟线路240a的组合延迟
的增大以及第二子延迟线路240b的组合延迟的减小，其中这些电路系统在一个实施例中优选地以第二延迟调谐信息262的变化所导致的第一子延迟线路240a的延迟变化至少近似地被第二子延迟线路240b的相反延迟变化所补偿的方式进行尺寸设置(dimensioned)。此外，可调节延迟器200包括第一多路复用器280，其第一信号输入耦合到第一可调节延迟驱动器242的信号输入，其第二信号输入耦合到第一可调节延迟驱动器242的信号输出，其第三信号输入耦合到第二可调节延迟驱动器243的信号输出，并且其第四信号输入耦合到第三可调节驱动器244的信号输出。第一多路复用器280的信号输出耦合到第二多路复用器282的第一信号输入。此外，反相器284稱合在第一多路复用器280的信号输出和第二多路复用器282的第二信号输入之间，以使得第二多路复用器282接收第一多路复用器280的输出信号及其反相版本。可调节延迟器200还包括控制或控制电路290，其被配置为接收延迟调节输入信息220并且基于其提供精细调谐信息(即第二延迟调谐信息262)和粗糙调谐信息，例如用于第一多路复用器280的控制信息292和用于第二多路复用器282的控制信息294。此外，控制电路290可以响应于延迟调节输入信息对输入信号进行反相。以这种方式，可以使用多路复用器280、282执行粗糙延迟设置，其中第一多路复用器280可以被用来以等同于可调节延迟驱动器242、243、244之一的延迟的步骤来调节输入信号210和输出信号230之间的延迟。此外，可以使用多路复用器280执行信号的反相，这可以被认为是针对周期性输入信号延迟大约输入信号210的一半周期(至少在50%占空比的假设下)。作为对比，可以使用第二延迟调谐信息262来实现明显更为精细的延迟调节，其中分辨率典型地小于例如可调节延迟缓冲器242、243、244的延迟的10%。为了促进理解，将参考图6对可调节延迟驱动器的示例进行简要描述。图6示出了这样的可调节延迟驱动器的示意图，其在一个实施例中可以取代可调节延迟驱动器242、243、244、246、247、248。如所能够看到的，根据图6的可调节延迟驱动器600包括信号输入610、第一反相器电路620、第二反相器电路630和信号输出640。此外，能够由第二反相器电路630在信号输出640处所提供的电流可使用电流源650、652进行调节，其中可以基于被送至可调节延迟驱动器的延迟调谐输入(例如，延迟调谐输入242a、243a、244a)的相应(组合)延迟调谐信号(例如，第一(组合)延迟调谐信号264或第二(组合)延迟调谐信号266)来调节电流源650、652。在下文中，将对以上已经参考图2所描述的概念进行简要概括，并且还将对一些附加特征进行描述。此外，将概述一些应用情形。这里应当注意的是，根据图2的可调节延迟器200可以在用于相位修改的方法中使用，其中PLL(锁相环)(例如，包含粗糙数字控制振荡器)生成固定的卿，没有被调制的)载波信号。PLL可以是模拟或数字的。信号可以被送至根据调制信号(其中所述调制信号例如可以构成延迟调节输入信息)对相位进行移位的可调谐延迟元件(或可调谐延迟器)。数字可调谐延迟元件(或数字延迟器)也被称作数字时间转换器(digital-to-time converter,DTC)0利用这一概念的技术挑战在于现代通信标准要求非常高的DTC分辨率(在一些应用中，其可能为大约O. I ps)。可以通过根据本发明的实施例达到这样的精确度。然而，应当注意的是，在其它实施例中，关于分辨率的要求实际上也可以更为宽松或甚至更加严格。根据本发明的实施例能够在数字时间转换中提供高分辨率。根据图2的实施例，以两个步骤来完成高分辨率的数字时间转换。`粗糙相位移位通过在延迟链240中对输入信号210 (其可以被认为是所要延迟的信号)进行延迟来完成。由多路复用器280根据控制字的最高有效位(例如，根据延迟调节输入信息220的最高有效位，其例如可以表示相位调制器或极坐标传送器中的调制)来选择所述延迟链的适当抽头。例如，这在小于65 nm的技术节点中(根据延迟单元概念)支持4-10 ps的分辨率。然而，根据所使用的技术以及电路概念，不同的分辨率自然是可能的。对于精细调谐而言，根据控制字的(例如，延迟调节输入信息220的)最低有效位调谐延迟链240中的延迟元件242、243、244、246、247、248。延迟元件的调谐是基于模拟效应。关于该问题，应当理解的是，延迟元件242、243、244、246、247、248的延迟随过程、电压和温度(PVT)而大幅变化。然而，为了使用延迟线路240、240a、240b (或者单个延迟元件242、
243、244、246、247、248)作为相位移位器，延迟线路或延迟元件242、243、244、246、247、248的绝对延迟应当(至少相对于某个参考)是已知的并且被调节(例如，以便对温度改变、电压改变和/或过程变化进行补偿)。已经发现，独立于是否将该调谐用于精细分辨率而对延迟元件的延迟进行调谐通常是有利的。还发现将延迟线路嵌入延迟锁相环中以对PVT变化进行补偿是有利的。这是对沿链240的整体延迟(例如，接收输入信号210的延迟线路240的输入与提供输出信号248b的延迟线路240的输出之间的延迟)进行调谐以使其确切(或至少大致处于可接受公差之内)对应于所要移位的时钟信号210的一个周期或任意其它整数数量的周期的控制环(其中假设输入信号210是“时钟信号”或类似周期性信号)。例如，输入信号可以是近似周期性的，例如具有某种初始相位调制。如果延迟锁相环(DLL)已经锁定并且如果延迟线路由N个元件构成，则粗糙相位分辨率为2χ π /N (因为延迟锁相环将延迟线路240的输入信号210和输出信号248b之间的延迟调整为等于(优选地但并非必须的周期性)输入信号210的周期时间(或者周期时间的整数倍))。图2中使用实线(而不是虚线或散列线)绘制的部分指示数字延迟锁相环。相位检测器250a测量到来信号(输入信号210)和延迟信号(信号248b)之间的相位差。所述相位检测器可以被实现为基本的早晚(early-late)检测器或充分发展的时间数字转换器，或者作为这两种解决方案之间的任意折衷形式。附加的低通滤波器250c消除高频分量并且生成用于延迟元件的控制信号(例如，第一延迟调谐信息252)。该控制信号(例如，第一延迟调谐信息252)经由数模转换器(例如，数模转换器270并且还有数模转换器272)施加到延迟元件 242、243、244、246、247、248。例如，延迟元件 242、243、244、246、247、248 可以是电流不足反相器(current starved inverter)，其中串联设备被用于延迟调谐。自然地，延迟元件也可以是电流不足驱动器或“可调节延迟驱动器”。还应当注意的是，这样的可调节延迟驱动器的示例已经参考图6进行了简要讨论，其中可调节电流源650、652可以被认为是“串联设备”。根据图2所示的实施例，附加输入被增加至由相位控制信号(例如，延迟调节输入信息220)的最低有效位(LSB)所控制的数模转换器(其以虚线示出)。这意味着延迟(例如，第一子延迟线路240a的延迟和/或第二子延迟线路240b的延迟)不仅由控制环路(延迟锁相环)所控制，而且还由输入信号(即，相位控制信号或延迟调节输入信息220)的最低有效位所控制。已经发现，延迟锁相环(DLL)将试图在(例如，由延迟调节输入信息220所导致的)
附加延迟调谐导致延迟线路240的输入信号210和输出信号248b之间的组合延迟发生变化的情况下对所述附加延迟调谐进行补偿。而且，已经发现所述附加延迟调谐甚至可以在(例如，由延迟调节输入信息220所导致的)附加延迟调谐导致延迟线路240的输入信号210和输出信号248b之间的组合延迟发生变化的情况下将延迟锁相环推出锁定。根据图2所示的实施例，延迟线路240因此被划分为两个部分240a、240b。沿第一部分240a的延迟被输入信号(例如，被基于延迟调节输入信息220的第二延迟调谐信息262)所增加，而沿第二部分240b的延迟被输入信号(例如，被基于延迟调节输入信息220的第二延迟调谐信息262)所减小(或反之亦然)。于是，沿延迟线路240的整体延迟(即延迟线路240的输入信号210和输出信号248b之间的延迟)保持在“锁定条件”(例如，至少近似恒定)并且延迟锁相环典型地保持锁定(即使第二延迟调谐信息262在整个变化范围上有所改变)。结果，(例如由第二延迟调谐信息262，或者更确切地，由第二延迟调谐信息262与第一延迟调谐信息252的组合所导致的)附加延迟调谐对于控制环而言是透明的。对于粗糙延迟调谐而言，第一子延迟线路240a中的抽头被送至多路复用器280并且可以被反相(这导致大约180°的相位移位，这等同于周期性输入信号210的一半周期时间的延迟)。在一个实施例中，延迟线路240 (可选地)有所区别地实现，从而反相不会导致相位误差(或几乎没有任何相位误差)。当然，也可以使用其它抽头(例如，第二子延迟线路240b的抽头)。然而，仅使用延迟元件242、243、244、246、247、248的第一部分240a(例如，为了提供可调节延迟器200的输出信号230)使得第二部分240b可用于其它活动。这样的活动可以是延迟元件(例如，可调节延迟驱动器242、243、244、246、247、248)对侧向输入(side input)的增益进行校准(背景校准)的特征描述。因此，延迟锁相环的控制环被断开(例如，通过将(组合)延迟调谐信号266从闭环控制电路脱离耦合或断开连接)短的时期，以及第二部分240b的延迟针对延迟的特征描述而被扰动(例如，通过以预定方式改变第二数模转换器的输入信号)。该操作(例如，基于输入信号210提供输出信号230)并不被中断，因为第一子延迟线路240a没有被扰动(例如，由闭环控制电路250在闭环断开之前所提供的最终数值即使在闭环断开时也与第二延迟调谐信息262进行组合)并且电压和温度的变化没有(或没有显著)影响，这是因为环仅断开非常短的时间(例如断开其中温度和供电电压近似恒定的时间段)。换句话说，当环打开(即，闭环被断开)时，可调节延迟驱动器246、247、248的延迟可以独立于可调节延迟驱动器242、243、244的延迟而变化。在开环模式中可以独立于第一延迟调谐信息252和/或独立于第二延迟调谐信息262而变化的第二数模转换器输入信号267的变化与输出信号248b的相位变化之间的比率可以被用来确定延迟变化的“增益”。延迟变化的“增益”的知识可以被用来确定或调节例如用于从延迟调节输入信息220得出第二延迟调谐信息262的缩放因数，以获得一方面延迟调节输入信息220的变化以及另一方面输入信号210和输出信号230之间的延迟变化之间妥善定义的比率。在下文中，将参考图3对用于基于描述期望延迟的延迟调节输入信息对输入信号进行延迟的方法300进行描述。方法300包括提供第一延迟调谐信息以对串联连接的多个可调谐延迟电路的组`合延迟进行调谐以满足预定条件的步骤310。方法300还包括将第一延迟调谐信息与基于描述期望延迟的延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息的步骤320。方法300还包括基于所述组合延迟调谐信息对一个或多个可调谐延迟电路的延迟进行调谐的步骤330。方法300还包括使用基于组合延迟调谐信息所调谐的一个或多个可调谐延迟电路在输入信号的基础上获得输出信号的步骤340。关于该方法的功能，应当注意到的是，该方法在一个实施例中实现根据图I的可调节延迟器100以及根据图2的可调节延迟器200的功能。此外，应当注意的是，方法300可以被补充以这里关于所述装置所公开的任意特征或功能。在下文中，将对图4中示出其流程图的方法400进行描述。方法400包括在闭环操作模式中操作延迟锁相环的步骤410，所述延迟锁相环包括可调谐延迟电路的第一子集、可调谐延迟电路的第二子集和闭环控制电路的串联连接。步骤410例如可以包括方法300的方法步骤310、320、330、340的功能。方法400还包括临时断开闭环的步骤420。而且，方法400包括在闭环被断开的时间段期间使用可调谐延迟电路的第一子集提供可调节延迟的输出信号，并且在闭环被断开的时间段期间将可调谐延迟电路的第二子集用于不同于提供输出信号(并且在一个实施例中，还不同于对可调谐延迟电路的组合延迟进行调整)的另一功能的步骤430。此外，方法400还包括重新建立闭合延迟锁相环以由此更新第一延迟调谐信息的步骤440。应当注意的是，方法400可以在根据图I的可调节延迟器100和根据图2的可调节延迟器200中实施。此外，方法400可以被补充以这里关于所述装置所公开的任意特征和功能。在下文中，将参考图5对根据本发明实施例的极坐标传送器进行描述，其示出了这样的极坐标传送器500的示意性框图。极坐标传送器500被配置为接收相位调制信息并且基于相位调制信息510提供相位调制的输出信号520。所述极坐标传送器包括振荡器530，其被配置为提供未调制的载波信号532。极坐标传送器还包括可调节延迟器540，其例如可以与根据图I的可调节延迟器100或根据图2的可调节延迟器200相同。可调节延迟器540被配置为接收所述未调制的载波信号532作为输入信号，并且还接收相位调制信息510作为第二延迟调谐信息。可替换地，可调节延迟器540可以被配置为例如使用控制290从所述相位调制信息得出第二延迟调谐信息。例如，所述第二延迟调谐信息可以从相位调制信息510的最低有效位得出。此夕卜，应当注意的是，可调节延迟器540的输出信号是相位调制器输出信号520。自然地，可以执行一些后处理以从输出信号得出相位调制输出信号520。图7示出了根据本发明另一个实施例的极坐标传送器700的示意性框图。极坐标传送器700被配置为接收(或者由其自身生成)参考频率710(Fref )、相位调制控制信号720(其可以等同于相位调制信息510)以及振幅调制控制信号730。而且，极坐标传送器700被配置为提供经调制的输出信号740。所述极坐标传送器包括锁相环750，其接收参考频率信号710并且基于其提供固定频率载波信号752。锁相环750包括相位检测器和循环滤波器754以及数字控制的振荡器(或者其它可变频率的振荡器)756。相位检测器和循环滤波器754接收参考频率信号710以及振荡器756的输出信号752，执行相位比较并且基于相位比较提供用于振荡器756的控制信号755 (在一个实施例中，其是频率控制信号)。极坐标传送器700还包括可调节延迟器760，其接收固定频率载波信号752作为输入信号并且还接收相位调制控制信号720作为相位调节输入信息。可调节延迟器760提供相位调制信号762作为其输出。可调节延迟器760可以与这里所描述的可调节延迟器100、200相同或相似。所述极坐标传送器还包括可调节放大器770，其接收相位调制信号762和增益调节信号772，并且在其基础上提供输出信号740，其中用于基于相位调制信号762提供输出信号740的增益由增益调节信号772所确定。此外，极坐标传送器700包括包络调制器780，其接收振幅调制控制信号730并且基于其提供增益调节信号772。总之，极坐标传送器700使用锁相环750提供固定频率载波信号752 (其频率自然可以不时与活跃的信道适配)，基于相位调制控制信号720使用可调节延迟器760将可调节相位移位与固定频率载波信号相加以获得相位调制信号762，并且使用可调节放大器770基于振幅调制控制信号730对相位调制信号762的振幅进行调制以获得输出信号740。图8示出了根据本发明另一个实施例的极坐标传送器的示意性框图。极坐标传送器800被配置为接收(或者由其自身生成)参考频率810 (Fref )、相位调制控制信号820 (其可以等同于相位调制信息510)以及振幅调制控制信号830。而且，极坐标传送器800被配置为提供调制输出信号840。极坐标传送器800包括锁相环850，其接收参考频率信号810和相位调制控制信号820 (或者至少其分量，例如最高有效分量或最低有效分量)，并且在其基础上提供部分相位调制的信号852，其也可以被认为是不完全调制的信号。锁相环850可以作为可变相位振荡器。锁相环850包括相位检测器和循环滤波器854以及数字控制的振荡器(或者其它可变频率振荡器)856。相位检测器和循环滤波器854接收参考频率信号810以及振荡器856的输出信号852，执行相位比较并且基于相位比较提供用于振荡器856的控制信号855 (在一个实施例中，其是频率控制信号)。信号852的相位调制基于相位调制信号820 (或者至少其分量，例如最高有效分量或最低有效分量)所实现。
所述极坐标传送器还包括可调节延迟器860，其接收部分相位调制的信号852作为输入信号并且还接收相位调制控制信号820 (或者至少其分量，例如最高有效分量或最低有效分量)作为相位调节输入信息。可调节延迟器860提供相位调制信号862作为其输出信号。可调节延迟器860可以与这里所描述的可调节延迟器100、200相同或相似。所述极坐标传送器还包括可调节放大器870，其接收相位调制信号862和增益调节信号872，并且在其基础上提供输出信号840，其中用于基于相位调制信号862提供输出信号840的增益由增益调节信号872所确定。此外，极坐标传送器800包括包络调制器880，其接收振幅调制控制信号830并且基于其提供增益调节信号872。总之，极坐标传送器800使用锁相环850基于相位调制控制信号820提供部分相位调制的信号852 (其频率自然可以不时与活跃的信道适配)，基于相位调制控制信号820使用可调节延迟器860将另一个可调节相位移位与部分相位调制的信号852相加以获得相位调制信号862，并且使用可调节放大器870基于振幅调制控制信号830对相位调制信号862的振幅进行调制以获得输出信号840。`图9示出了根据参考示例的极坐标传送器的示意性框图。如所能够看到的，CORDIC坐标变换器920接收同相分量i[k]以及可以为时间离散数值的正交分量q[k]。CORDIC坐标变换器920基于其提供振幅调制控制信号r[k]和相位调制控制信号φ pm[k]。应当注意的是，CORDIC坐标变换器也可以被用来分别提供图7和8的振幅调制控制信号730、830以及相位调制控制信号720、820。此外，极坐标传送器900还包括ADPLL，其是相位调整环的一部分，并且其接收相位调制控制信号、参考频率信号FREF、信道选择信息“Channel”以及数字控制的振荡器930的输出信号。应当注意的是，ADPLL 930例如可以应用于锁相环850中(例如，以替代相位检测器和循环滤波器854)。此外，应当注意的是，极坐标传送器900的输出部分的结构与极坐标700、800的输出部分的结构相类似，从而这里出于简明的原因而省去了重复描述。相反，参考以上讨论。概括上文，根据本发明的实施例创建了嵌入包括两个子延迟线路的延迟锁相环中的延迟线路。一个实施例中的电路包括数字控制输入，其增大(减小)沿第一子延迟线路的延迟并同时减小(增大)沿第二子延迟线路的延迟以使得整体延迟保持恒定。该电路还包括多路复用器以将第一子延迟线路的一个延迟元件的输出连接到设备的输出。在可选的改进形式中，所述电路包括定期地将控制环断开短的时间段的控制电路。在断开环之后，沿第二延迟线路的延迟增大/减小直至相位再次相等。通过这样，测量出侧边输入的增益并且其能够被用于对第一延迟线路中的相位进行精确调制。此外，应当注意到的是，在一个实施例中，所述可调节延迟器模块可以位于射频宏块(RF宏块)内。形成可调节延迟器的模块可以包括大型的良好组织的布局，并且自身可以具有非常规则的结构。然而，不同实施方式自然是可能的。进一步推断，根据本发明的一些实施例创建了高度精确的相位移位器，其可以被用作极坐标传送器中的相位调制器。其生成作为输入信号的相位移位(即，延迟)版本的输出信号。
根据本发明的一些实施例优于可替换的相位调制概念之处在于，通过对数字控制振荡器(DCO)的瞬时频率进行调制来进行相位调制。因此，根据本发明的一些实施例允许满足高噪声和频率要求。在极坐标传送器的可替换实施方式中，通过对振荡器输出(该振荡器正常情况下是锁相环的一部分)进行调制以及利用可调节延迟器电路对该振荡器输出信号进行附加地延迟/调制以提供经调制的输出信号来完成相位调制。因此，相位调制信息对包含振荡器的锁相环以及可调节延迟器二者有所影响。在特殊实施方式中，振荡器器进行精细调谐而可调节延迟器进行粗糙调谐。可替换地，振荡器进行粗糙相位调制而可调节延迟器进行精
细调谐/调制。
权利要求
1.一种基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器，该可调节延迟器包括 多个串联连接的可调谐延迟电路，其中可调谐延迟电路中的第一个被配置为接收所述输入信号； 闭环控制电路，其被配置为提供第一延迟调谐信息以对多个可调谐延迟电路的组合延迟进行调谐以满足预定条件；以及 组合器，其被配置为将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息； 其中所述可调节延迟器被配置为基于所述组合延迟调谐信息对可调谐延迟电路中的一个或多个的延迟进行调谐；并且 其中所述可调节延迟器被配置为基于在可调谐延迟电路中的一个或多个的一个或多个输出处存在的一个或多个信号来提供输出信号。
2.根据权利要求I的可调节延迟器，其中所述可调节延迟器被配置为对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，以使得在存在恒定的第一延迟调谐信息的情况下第一子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而增加，并且使得可调谐延迟电路的第二子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而减小。
3.根据权利要求2的可调节延迟器，其中所述可调节延迟器被配置为对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，以使得在存在恒定的第二延迟调谐信息的情况下第一子集的可调谐延迟电路的延迟和第二子集的可调谐延迟电路的延迟以与第一延迟调谐信息的变化相同的方向进行变化。
4.根据权利要求2的可调节延迟器，其中所述可调节延迟器被配置为以由第二延迟调谐信息的给定变化所导致的可调谐延迟电路的第一子集的组合延迟的变化幅度与由第二延迟调谐信息的给定变化所导致的可调谐延迟电路的第二子集的组合延迟的变化幅度的差异不超过20%的方式对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，并且 其中所述可调谐延迟电路的第一子集的组合延迟的变化符号与可调谐延迟电路的第二子集的组合延迟的变化符号相反。
5.根据权利要求I的可调节延迟器，其中所述闭环控制电路被配置为提供第一延迟调谐信息以获得输入信号与在串联连接的可调谐延迟电路的输出处提供的所述输入信号的延迟版本之间的预定相位关系。
6.根据权利要求I的可调节延迟器，其中所述可调节延迟器包括延迟锁相环， 其中所述延迟锁相环包括闭环控制电路以及多个串联连接的可调谐延迟电路；并且 其中所述第一延迟调谐信息是所述延迟锁相环的控制量。
7.根据权利要求6的可调节延迟器，其中所述第二延迟调谐信息是所述延迟锁相环的扰动量，并且 其中所述可调节延迟器被配置为向延迟锁相环中引入补偿，以便至少部分地对所述扰动量进行补偿。
8.根据权利要求7的可调节延迟器，其中所述闭环控制电路被配置为接收延迟调节输入信息并且使用所述延迟调节输入信息以便至少部分地对所述扰动量进行补偿。
9.根据权利要求8的可调节延迟器，其中所述可调节延迟器被配置为将所述延迟调节输入信息与相位检测器参考信号或者相位检测器结果信号或者循环滤波器的内部信号进行组合，以便至少部分地对所述扰动量进行补偿。
10.根据权利要求I的可调节延迟器，其中所述可调节延迟器包括选择器，其被配置为基于所述延迟调节输入信息选择所述多个串联连接的可调谐延迟电路的抽头并且基于在所选择的抽头处存在的信号提供所述输出信号，以对所述输入信号和所述输出信号之间的延迟进行粗糙调节；并且 其中所述可调节延迟器被配置为基于所述延迟调节输入信息改变第二延迟调谐信息以对所述输入信号和所述输出信号之间的延迟进行精细调节。
11.根据权利要求I的可调节延迟器，其中所述闭环控制电路包括相位检测器，其被配置为将输入信号的相位与在多个串联连接的可调谐延迟元件的输出或抽头处提供的所 述输入信号的延迟版本的相位进行比较，并且提供相位检测器结果信号；并且 其中所述闭环控制电路包括循环滤波器，其被配置为接收所述相位检测器结果信号并且基于所述相位检测器结果信号提供第一延迟调谐信息。
12.根据权利要求11的可调节延迟器，其中所述可调节延迟器包括第一数字组合器，其被配置为将表示第二延迟调谐信息的数值与表示第一延迟调谐信息的数值相加以获得第一数模转换器输入信息；并且 其中所述可调节延迟器包括第二数字组合器，其被配置为从表示第一延迟调谐信息的数值中减去表示第二延迟调谐信息的数值或该数值的正向缩放版本以获得第二数模转换器输入信息； 其中所述可调节延迟器包括被配置为提供第一模拟控制量以基于所述第一数模转换器输入信息对所述可调谐延迟电路的第一子集的延迟进行调谐的第一数模转换器，以及被配置为提供第二模拟控制量以基于所述第二数模转换器输入信息对所述可调谐延迟电路的第二子集的延迟进行调谐的第二数模转换器。
13.根据权利要求I的可调节延迟器，其中可调谐延迟电路是包括限流器电路的反相器级或驱动器级， 其中所述限流器电路被配置为基于所述组合延迟调谐信息对所述反相器级或驱动器级的输出电流进行可调节限制。
14.根据权利要求I的可调节延迟器，其中所述可调节延迟器被配置为从所述延迟调节输入信息的一个或多个最低有效位得出第二延迟调谐信息。
15.根据权利要求I的可调节延迟器，其中所述可调节延迟器被配置为从所述延迟调节输入信息的一个或多个最高有效位得出粗糙延迟调节信息。
16.根据权利要求I的可调节延迟器，其中所述可调节延迟器被配置为临时断开包括闭环控制电路、多个可调谐延迟元件的串联连接以及组合器的闭环；并且 其中所述可调节延迟器被配置为在所述闭环被断开的时间段期间使用可调谐延迟元件的第一子集提供输出信号，并且 其中所述可调节延迟器被配置为在所述闭环被断开的时间段期间将可调谐延迟元件的第二子集用于不同于提供输出信号的另一功能；并且其中所述可调节延迟器被配置为在临时断开所述闭环之后重新建立包括闭环控制电路、多个可调谐延迟电路的串联连接以及组合器的闭环，以由此更新第一延迟调谐信息。
17.根据权利要求16的可调节延迟器，其中所述可调节延迟器被配置为周期性地断开所述闭环控制电路的闭环。
18.根据权利要求16的可调节延迟器，其中所述可调节延迟器被配置为在所述闭环被断开的时间段期间确定或校准所述可调谐延迟电路的延迟调 节的增益。
19.根据权利要求18的可调节延迟器，其中所述可调节延迟器被配置为改变第二多个可调谐延迟电路的可调谐延迟电路的延迟并且监视使用第二多个可调谐延迟电路的可调谐延迟电路所提供的信号的相位变化，以由此获得与可调谐延迟电路的延迟调节的增益相关的信息。
20.一种基于描述期望延迟的延迟调节输入信息延迟输入信号以获得输出信号的方法，该方法包括 提供第一延迟调谐信息以对串联连接在一起的多个可调谐电路的组合延迟进行调谐以满足预定条件； 将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息； 基于所述组合延迟调谐信息对可调谐延迟电路中的一个或多个的延迟进行调谐； 其中使用基于所述组合延迟调谐信息进行调谐的可调谐延迟电路中的一个或多个基于所述输入信号获得所述输出信号。
21.根据权利要求20的方法，其中对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，以使得在存在恒定的第一延迟调谐信息的情况下第一子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而增加，并且使得第二子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而减小。
22.根据权利要求21的方法，其中基于第二延迟调谐信息对第一子集的可调谐延迟电路的延迟以及第二子集的可调谐延迟电路的延迟进行调谐，以使得可调谐延迟电路的第一子集与可调谐延迟电路的第二子集的组合延迟的变化小于第二延迟调谐信息的最大变化范围的10%。
23.根据权利要求20的方法，其中所述方法进一步包括基于所述延迟调节输入信息选择串联连接的多个可调谐延迟电路的抽头并且基于在所选择的抽头处存在的信号提供所述输出信号，以对所述输入信号和所述输出信号之间的延迟进行粗糙调节；并且 其中所述方法包括基于所述延迟调节输入信息改变第二延迟调谐信息以对所述输入信号和所述输出信号之间的延迟进行精细调节。
24.根据权利要求20的方法，其中所述方法包括使用闭环来提供第一延迟调谐信息，并且 其中所述方法包括临时断开所述闭环， 其中在所述闭环被断开的时间段期间使用可调谐延迟电路的第一子集提供所述输出信号，并且其中在所述闭环被断开的时间段期间将可调谐延迟电路的第二子集用于不同于提供所述输出信号的另一功能；并且 其中所述方法包括重新建立闭环以由此更新第一延迟调谐信息。
25.一种基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器，所述可调节延迟器包括 延迟线路，其包括串联连接的第一子延迟线路和第二子延迟线路； 延迟锁相环，其中第一子延迟线路和第二子延迟线路包括在所述延迟锁相环中， 闭环控制电路，其被配置为提供第一延迟调谐信号以响应于参考信号和所述第二子延迟线路的输出信号之间的实际相位移位与预定目标相位移位的偏差而以相同方向改变第一子延迟线路和第二子延迟线路的延迟；和 信号提供器，其被配置为提供第二延迟调谐信号和第三延迟调谐信号以基于延迟调节输入信息以相反方向改变所述第一子延迟线路和第二子延迟线路的延迟； 其中所述第一子延迟线路被配置为接收所述输入信号；并且 其中所述可调节延迟器被配置为基于所述第一子延迟线路的输出信号或者基于所述第一子延迟线路的抽头处的信号来提供输出信号，或者 其中所述可调节延迟器被配置为基于所述第二子延迟线路的输出信号或者基于所述第二子延迟线路的抽头处的信号来提供输出信号。
26.根据权利要求25的可调节延迟器，其中第一子延迟线路和第二子延迟线路以及信号提供器被配置为使得沿所述第一子延迟线路和所述第二子延迟线路的整体延迟实质上保持恒定，处于在延迟调节输入信息的整个范围的1%的公差之内。
27.一种用于基于相位调制信息提供相位调制输出信号的极坐标传送器，所述极坐标传送器包括 被配置为提供未调制载波信号或不完全调制信号的振荡器；和可调节延迟器，其被配置为基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号，所述可调节延迟器包括 多个可调谐延迟电路的串联连接，其中可调谐延迟电路中的第一个被配置为接收所述输入信号； 闭环控制电路，其被配置为提供第一延迟调谐信息以对多个可调谐延迟电路的组合延迟进行调谐以满足预定条件；和 组合器，其被配置为将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息； 其中所述可调节延迟器被配置为基于所述组合延迟调谐信息对可调谐延迟电路中的一个或多个的延迟进行调谐；并且 其中所述可调节延迟器被配置为基于在可调谐延迟电路中的一个或多个的一个或多个输出处存在的一个或多个信号来提供输出信号； 其中所述可调节延迟器被配置为接收未调制载波信号或部分调制载波信号作为输入信号; 其中所述可调节延迟器被配置为接收所述相位调制信息作为第二延迟调谐信息或者从所述相位调制信息得出第二延迟调谐信息；并且 所述可调节延迟器的输出信号是相位调制输出信号。
28.根据权利要求27的极坐标传送器，其中所述极坐标传送器被配置为对振荡器应用相位调制，以使得提供至所述可调节延迟器的输入的所述振荡器的输出信号被基于相位调制信息进行了相位调制，并且 其中所述极坐标传送器被配置为基于所述相位调制信息使用所述可调节延迟器对所述振荡器的输出信号应用附加相位调制，以获得相位调制输出信号。
29.根据权利要求28的极坐标传送器，其中所述振荡器是锁相环的一部分，并且其中所述锁相环被基于所述相位调制信息进行了调节。
30.一种基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号以获得输出信号的可调节延迟器，所述可调节延迟器包括 多个串联连接的可调谐延迟电路，其中可调谐延迟电路中的第一个被配置为接收所述输入信号； 闭环控制电路，其被配置为提供第一延迟调谐信息以对多个可调谐延迟电路的组合延 迟进行调谐以满足预定条件； 组合器，其被配置为将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息； 其中所述可调节延迟器被配置为基于所述组合延迟调谐信息对可调谐延迟电路中的一个或多个的延迟进行调谐；并且 其中所述可调节延迟器被配置为基于在可调谐延迟电路中的一个或多个的一个或多个输出处存在的一个或多个信号来提供输出信号； 其中所述可调节延迟器被配置为对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，以使得在存在恒定的第一延迟调谐信息的情况下第一子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而增加，并且使得可调谐延迟电路的第二子集的可调谐延迟电路的延迟随着第二延迟调谐信息的数值增大而减小； 其中所述可调节延迟器被配置为对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，以使得在存在恒定的第二延迟调谐信息的情况下第一子集的可调谐延迟电路的延迟随着第一延迟调谐信息的数值增大而增加，并且使得第二子集的可调谐延迟电路的延迟随着第一延迟调谐信息的数值增大而增加； 其中所述可调节延迟器被配置为以由第二延迟调谐信息的给定变化所导致的可调谐延迟电路的第一子集的组合延迟的变化幅度与由第二延迟调谐信息的给定变化所导致的可调谐延迟电路的第二子集的组合延迟的变化幅度的差异不超过20%的方式对可调谐延迟电路的第一子集和可调谐延迟电路的第二子集进行调谐，并且 其中可调谐延迟电路的第一子集的组合延迟的变化符号与可调谐延迟电路的第二子集的组合延迟的变化符号相反； 其中所述可调节延迟器包括延迟锁相环， 其中所述延迟锁相环包括闭环控制电路以及多个串联连接的可调谐延迟电路；并且 其中所述第一延迟调谐信息是所述延迟锁相环的控制量； 其中所述可调节延迟器包括选择器，其被配置为基于所述延迟调节输入信息选择多个可调谐延迟电路的串联连接的抽头并且基于所选择的抽头处存在的信号提供输出信号，以对输入信号和输出信号之间的延迟进行粗糙调节；并且 其中所述可调节延迟器被配置为基于所述延迟调节输入信息改变第二延迟调谐信息以对输入信号和输出信号之间的延迟进行精细调节。
31.一种用于基于相位调制信息提供相位调制输出信号的极坐标传送器，所述极坐标传送器包括 可变相位振荡器，其被配置为提供不完整调制信号， 其中所述可变相位振荡器被配置为基于所述相位调制信息或者基于所述相位调制信息的分量来调节所述不完整调制信号的相位；和 可调节延迟器，其被配置为基于所述相位调制信息或者基于所述相位调制信息的分量可调节地延迟所述不完整调制信号以获得相位调制输出信号。
32.根据权利要求31所述的极坐标传送器，其中所述极坐标传送器被配置为对所述可变相位振荡器应用相位调制，以使得提供至所述可调节延迟器的输入的所述可变相位振荡器的输出信号被基于相位调制信息进行了相位调制，并且 其中所述极坐标传送器被配置为基于所述相位调制信息使用所述可调节延迟器对所述可变相位振荡器的输出信号应用附加相位调制以获得相位调制输出信号。
33.根据权利要求32所述的极坐标传送器，其中所述可变相位振荡器是锁相环的一部分，并且其中所述锁相环被基于相位调制信息进行了调节。
34.根据权利要求31所述的极坐标传送器，其中所述极坐标传送器被配置为在可变相位振荡器和可调节延迟器之间划分粗糙相位调制和精细相位调制，以使得可变相位振荡器和可调节延迟器之一执行粗糙相位调制而可变相位振荡器和可调节延迟器中的另一个执行精细相位调制。
全文摘要
一种用于基于描述期望延迟的延迟调节输入信息可调节地延迟输入信号的可调节延迟器包括多个串联连接的可调谐延迟电路，其中可调谐延迟电路中的第一个被配置为接收输入信号。可调节延迟器还包括闭环控制电路，其被配置为提供第一延迟调谐信息以对多个可调谐延迟电路的组合延迟进行调谐以满足预定条件。可调节延迟器还包括用于将第一延迟调谐信息与基于所述延迟调节输入信息的第二延迟调谐信息进行组合以获得组合延迟调谐信息的组合器。可调节延迟器被配置为基于所述组合延迟调谐信息对一个或多个可调谐延迟电路的延迟进行调谐。所述可调节延迟器被配置为基于在一个或多个可调节延迟电路的输出处存在的一个或多个信号来提供输出信号。
文档编号H03L7/06GK102882519SQ20121024233
公开日2013年1月16日 申请日期2012年7月13日 优先权日2011年7月15日
发明者S.亨茨勒 申请人:英特尔移动通信有限责任公司