专利名称：针对连续时间σ-δ调制器中的非线性的校正的制作方法
技术领域：
本发明大体上涉及Σ -Λ调制器(SDM)，且更特定来说涉及针对SDM中的非线性的校正。
背景技术：
转到图1，可见常规的R阶SDM 100的实例。此SDM 100大体上包括彼此串联耦合的积分器102-1到102-R、耦合到积分器102-R的量化器104 (大体上包含锁存比较器和D触发器)，以及数/模转换器(DAC) 106-1到106-R(分别关联于且耦合到积分器102-1到102-R)。如图示，SDM 100从差分输入信号INP和I匪产生数字输出信号OUT ;因此，积分器102-1到102-R各自具有分别耦合到放大器108-1到108-R的正路径(分别包含电阻器 RP-1到RP-R和电容器CP-1到CP-R)和负路径(分别包含电阻器RM-1到RM-R和电容器CM-1到CM-R)。DAC 106-1到106-R(为电流导引DAC)接着基于量化器104内的比较器的输出而(分别)对积分器102-1到102-R的正路径和负路径提供调整(即，电流)。每一 DAC 106-1(下文中为106)大体上包括若干DAC开关202-1到202-N(在图2中可见)。这些DAC开关202-1到202-N中的每一者将预定电流(来自其电流源204-1到204-N)提供到其正路径和负路径(下文中分别为VP和VM)。这些预定电流的方向是基于开关SP-1到SP-N以及SM-1到SM-N(由控制信号X[n]控制)的配置。此布置的问题在于，存在着由于偏移而引起的DAC开关202-1到202-N中的开关对SP-1/SM-1到SP-N/SM-N之间的不平衡，以及导致第二谐波处的较大突波(如图3所示)的寄生电容CPAR-1到CPAR-N。因此，需要一种改进的SDM。常规电路的一些实例是第5，729，230号美国专利；第7，324，028号美国专利；第7，405, 687号美国专利；波拉特卡尔等人的“在125MHz带宽下具有70dB DR和74dBFSTHD的 4GHz CT Δ Σ ADC (A 4GHz CT Δ Σ ADC with 70dB DR and_74dBFS THD inl25MHzBff) ”，ISSCC 技术论文汇集(ISSCC Dig. Tech. Papers)第 470 到 471 页，2011 年 2 月；米特雷格等人的“具有20MHz信号带宽和12b ENOB的14b 20mff 640MHzCM0S CT Σ Δ ADC(A14b 20mff 640MHz CMOS CT Σ Δ ADC with 20MHz Signal Bandwidth and 12b ENOB) ”,ISSCC技术论文汇集第62到63页，2006年2月；帕克等人的“具有基于VCO的积分器和量化器的 0.13 μ m CMOS 78dB SNDR 87mff 20MHz BffCT Δ Σ ADC (A 0. 13ym CMOS 78dBSNDR 87mff 2OMHz Bff CT Δ Σ ADC with VCO-based Integrator and Quantizer)，，ISSCC技术论文汇集第170到171页，2009年2月；柯等人的“90nm数字CMOS中针对4G无线电具有200KHz到20MHz带宽的2. 8到8. 5mff GSM/蓝牙/UMTS/DVB-H/WLAN完全可再配置CTΔ Σ (A 2. 8-to-8. 5mffGSM/BlueTooth/UMTS/DVB-H/WLAN Fully Reconfigurable CT Δ Σwith 200ΚΗζ to20MHz Bff for 4G radios in 90nm digital CMOS) ”, IEEE VLSI 电路研讨会(IEEESymposium on VLSI Circuits)第153到154页,2010年；巴拉钱德兰等人的“对时钟抖动免疫的1. 16mW 69dB SNR(1. 2MHz带宽)连续时间Σ Δ ADC(A1. 16mff 69dBSNR(1. 2MHz Bff)Continuous-Time Σ Δ ADC with Immunity to Clock Jitter)”，IEEE定制集成电路会议(IEEE Custom Integrated Circuits Conference), 2010年9 月；欧利艾的“具有频谱成形反馈的Σ -Δ 调制器(Sigma-Delta Modulators with Spectrally ShapedFeed-Back) ”, IEEE 电路与系统学报 II (IEEE Transactions on Circuits and Systems II)第50卷第9号第518到530页，2003年9月；以及森等人的“对连续时间Λ - Σ调制器中超过一个时钟循环的量化器延迟的补偿(Compensating for Quantizer Delay in Excessof One Clock Cycle in Continuous Time Delta Sigma Modulators) ”，IEEE 电路与系统学报II第57卷第9期第676到680页，2010年9月。
发明内容
因此，本发明提供一种设备。所述设备包括第一路径，其适于载运差分输入信号的第一部分；第二路径，其适于载运所述差分输入信号的第二部分；数/模转换器(DAC)，其具有多个DAC开关，其中每一 DAC开关包含电流源；第一开关，其耦合在所述电流源与所述第一路径之间；第二开关，其耦合在所述电流源与所述第二路径之间；第一缓冲器，其接收控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第 二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。根据本发明，所述第一缓冲器具有第一电力端子和第二电力端子，且其中所述第二缓冲器具有第一电力端子和第二电力端子，且其中所述第一补偿电路耦合到所述第一缓冲器的所述第一和第二电力端子中的至少一者，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第一和第二电力端子中的至少一者。根据本发明，所述第一补偿电路耦合到所述第一缓冲器的所述第二电力端子，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第二电力端子，且其中所述设备进一步包括第一电压轨，其耦合到所述电流源和所述第一和第二缓冲器的所述第一电力端子；以及第二电压轨，其耦合到所述第一和第二补偿电路。根据本发明，所述电流源进一步包括第一电流源，且其中所述第一补偿电路进一步包括第二电流源，其耦合到所述第一电压轨和所述第一缓冲器的所述第二电力端子，其中所述第二电流源为可编程的；以及电阻器-电容器(RC)网络，其耦合到所述第二电流源。根据本发明，所述RC网络进一步包括第一 RC网络，且其中所述第二补偿电路进一步包括第三电流源，其耦合到所述第一电压轨和第二缓冲器的所述第二电力端子，其中所述第三电流源为可编程的；以及第二 RC网络，其耦合到所述第三电流源。根据本发明，所述第一和第二 RC网络中的每一者进一步包括电阻器，其耦合到所述第二电压轨；以及电容器，其耦合到所述第二电压轨。根据本发明，提供一种设备。所述设备包括积分器，其具有第一输入路径和第二输入路径，其中所述积分器适于在所述第一和第二输入路径上接收差分输入信号；量化器，其耦合到所述积分器；以及DAC，其耦合到所述积分器且从所述量化器接收控制信号，其中所述DAC具有多个DAC开关，其中每一 DAC开关包含电流源；第一开关，其耦合在所述电流源与所述第一输入路径之间；第二开关，其耦合在所述电流源与所述第二输入路径之间；第一缓冲器，其接收所述控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。根据本发明，所述积分器进一步包括彼此串联耦合的多个积分器，且其中所述DAC进一步包括多个DAC，且其中每一 DAC耦合到所述积分器中的至少一者。根据本发明，所述量化器进一步包括比较器，且其中所述控制信号为所述比较器的输出。上述内容已相当广义地概述了本发明的特征和技术优点，以便可更好地理解随后对本发明的详细描述。下文中将描述本发明的额外特征和优点，其形成本发明的权利要求书的标的。所属领域的技术人员应了解，所揭示的概念和具体实施例可容易用作用于修改或设计其它结构以实行本发明的相同目的的基础。所属领域的技术人员还应认识到，这些等效构造不脱离如所附权利要求书中陈述的本发明的精神和范围。
为了更完整理解本发明及其优点，现在参考以下结合附图做出的描述，附图中图1是常规R阶SDM的实例；图2是图1的DAC的实例；图3是图1的SDM的性能的说明；图4是根据本发明的DAC开关的实例；以及图5是使用图4的DAC开关的图1的SDM的性能的说明。
具体实施例方式现在参见附图，其中为了清楚，所描绘的元件不一定按比例绘制，且其中在全部若干图中相同或相似元件由相同参考标号指定。返回到图1和2，可对SDM的非线性进行建模，从而检查DAC 106-1到106-3内的寄生效应。为了执行此分析，可将重点限于第一 DAC 106-1的一个DAC开关(即，202-1)。因此，流入放大器108-1 (求和接点)的输入端子的反馈电流Ifb为(I)Ifb = I202-1 * X[n],其中X[n]是量化器104内的比较器的输出(其包含信号和量化噪声)。假定此求和接点具有充分低的阻抗且假定电阻器RP-1和RM-1的电阻大约相同(或值R1),那么信号
电流Isignal为:
权利要求
1.一种设备，其包括第一路径，其适于载运差分输入信号的第一部分；第二路径，其适于载运所述差分输入信号的第二部分；数/模转换器DAC，其具有多个DAC开关，其中每一 DAC开关包含电流源；第一开关，其耦合在所述电流源与所述第一路径之间；第二开关，其耦合在所述电流源与所述第二路径之间；第一缓冲器，其接收控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。
2.根据权利要求1所述的设备，其中所述第一缓冲器具有第一电力端子和第二电力端子，且其中所述第二缓冲器具有第一电力端子和第二电力端子，且其中所述第一补偿电路耦合到所述第一缓冲器的所述第一和第二电力端子中的至少一者，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第一和第二电力端子中的至少一者。
3.根据权利要求2所述的设备，其中所述第一补偿电路耦合到所述第一缓冲器的所述第二电力端子，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第二电力端子，且其中所述设备进一步包括第一电压轨，其耦合到所述电流源和所述第一和第二缓冲器的所述第一电力端子；以及第二电压轨，其耦合到所述第一和第二补偿电路。
4.根据权利要求3所述的设备，其中所述电流源进一步包括第一电流源，且其中所述第一补偿电路进一步包括第二电流源，其耦合到所述第一电压轨和所述第一缓冲器的所述第二电力端子，其中所述第二电流源为可编程的；以及电阻器-电容器RC网络，其耦合到所述第二电流源。
5.根据权利要求4所述的设备，其中所述RC网络进一步包括第一RC网络，且其中所述第二补偿电路进一步包括第三电流源，其耦合到所述第一电压轨和第二缓冲器的所述第二电力端子，其中所述第三电流源为可编程的；以及第二 RC网络，其稱合到所述第三电流源。
6.根据权利要求5所述的设备，其中所述第一和第二RC网络中的每一者进一步包括 电阻器，其耦合到所述第二电压轨；以及电容器，其耦合到所述第二电压轨。
7.一种设备，其包括积分器，其具有第一输入路径和第二输入路径，其中所述积分器适于在所述第一和第二输入路径上接收差分输入信号；量化器，其耦合到所述积分器；以及DAC,其耦合到所述积分器且从所述量化器接收控制信号，其中所述DAC具有多个DAC 开关，其中每一 DAC开关包含电流源；第一开关，其耦合在所述电流源与所述第一输入路径之间；第二开关，其耦合在所述电流源与所述第二输入路径之间；第一缓冲器，其接收所述控制信号且控制所述第一开关；第二缓冲器，其接收所述控制信号的反信号且控制所述第二开关；第一补偿电路，其耦合到所述第一缓冲器；以及第二补偿电路，其耦合到所述第二缓冲器，其中所述第一和第二补偿电路补偿所述第一与第二开关之间的偏移。
8.根据权利要求7所述的设备，其中所述第一缓冲器具有第一电力端子和第二电力端子，且其中所述第二缓冲器具有第一电力端子和第二电力端子，且其中所述第一补偿电路耦合到所述第一缓冲器的所述第一和第二电力端子中的至少一者，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第一和第二电力端子中的至少一者。
9.根据权利要求8所述的设备，其中所述第一补偿电路耦合到所述第一缓冲器的所述第二电力端子，且其中所述第二补偿电路耦合到所述第二缓冲器的所述第二电力端子，且其中所述设备进一步包括第一电压轨，其耦合到所述电流源和所述第一和第二缓冲器的所述第一电力端子；以及第二电压轨，其耦合到所述第一和第二补偿电路。
10.根据权利要求9所述的设备，其中所述电流源进一步包括第一电流源，且其中所述第一补偿电路进一步包括第二电流源，其耦合到所述第一电压轨和所述第一缓冲器的所述第二电力端子，其中所述第二电流源为可编程的；以及RC网络，其耦合到所述第二电流源。
11.根据权利要求10所述的设备，其中所述RC网络进一步包括第一RC网络，且其中所述第二补偿电路进一步包括第三电流源，其耦合到所述第一电压轨和第二缓冲器的所述第二电力端子，其中所述第三电流源为可编程的；以及第二 RC网络，其耦合到所述第三电流源。
12.根据权利要求13所述的设备，其中所述第一和第二RC网络中的每一者进一步包括电阻器，其耦合到所述第二电压轨；以及电容器，其耦合到所述第二电压轨。
13.根据权利要求12所述的设备，其中所述积分器进一步包括彼此串联耦合的多个积分器，且其中所述DAC进一步包括多个DAC，且其中每一 DAC耦合到所述积分器中的至少一者。
14.根据权利要求12所述的设备，其中所述量化器进一步包括比较器，且其中所述控制信号为所述比较器的输出。
全文摘要
在较高阶∑-Δ调制器SDM中，时常存在由数/模DAC开关引入的误差。也就是说，与开关相关联的寄生电容可引入第二谐波突波。然而，此处提供补偿电路和缓冲器。所述缓冲器将所述开关偏置成饱和状态，且所述补偿电路为所述缓冲器提供“接地升压”。所述缓冲器与补偿电路的组合减少了所述第二谐波突波，同时还改善了信噪比SNR和信号噪声失真比SNDR。
文档编号H03M3/04GK103001646SQ201210333758
公开日2013年3月27日 申请日期2012年9月10日 优先权日2011年9月9日
发明者文卡特什·斯里尼瓦桑, 维贾伊·B·伦塔拉, 维多利亚·王林凯特凯, 巴赫尔·哈龙 申请人:德州仪器公司