专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及具有基准电压电路的半导体集成电路。
背景技术：
在半导体集成电路中有高耐压电路和低耐压电路并存的半导体集成电路。在这样的半导体集成电路中设有用于防止向低耐压电路施加较高电压的箝位电路(clamp circuit)。图6是本申请人之前在专利文献I中提出的半导体集成电路的电路结构图的一个例子。图6中，半导体集成电路具有电源端子11、电阻12、箝位电路13、低耐压的内部电路14。电源端子11是被施加高电压VDDl (例如最大为30V)的端子，其经由电阻12与箝位电路13和内部电路14连接。箝位电路13由一个npn型双极性晶体管21构成。npn型双极性晶体管21的发射极经由电阻12与电源端子11连接，并且与内部电路14连接。晶体管21的集电极与基极连接在一起并接地。上述结构的箝位电路13将与电阻12的连接点的电压箝位在不会损坏内部电路14的电压。箝位电压也就是npn型双极性晶体管21的逆电压(发射极、基极间的反方向电压)例如是6V，箝位电路13将供给到内部电路14的电压箝位在晶体管21的逆电压。内部电路14具有基准电压产生电路16、由低电压(例如6V以下)驱动的低电压驱动用电路17。基准电压产生电路16与低电压驱动用电路17连接。基准电压产生电路16具有耗尽型 η 沟道 MOS 晶体管 23 (depression type nchannel MOS transistor)和增强型 η 沟道 MOS 晶体管 24 (enhancement type nchannel MOS transistor)。MOS 晶体管 23的漏极与晶体管21的发射极连接。MOS晶体管24的源极接地。MOS晶体管23的栅极与MOS晶体管24的栅极连接在一起，并且MOS晶体管23的源极和MOS晶体管24的漏极连接在一起。耗尽型的MOS晶体管23作为电流源工作，将MOS晶体管23的源极电流作为MOS晶体管24的漏极电流流过而由此生成的MOS晶体管24的发射极、基极间的阈值电压(例如2. 0V)作为基准电压VREF供给到低电压驱动用电路17。专利文献1:日本特开2009-164415号公报在形成MOS晶体管的工序中作成图6所示的现有的半导体集成电路。npn型双极性晶体管21将在作成MOS晶体管的工序中形成的npn结(npn junction)作为双极性晶体管来使用。在形成MOS晶体管的工序中形成的双极性晶体管21中，双极性晶体管21的逆电压的波动大，无法将箝位电压设定成正确值(6V)，结果产生了半导体集成电路的成品率变差这样的问题。
发明内容
本发明是鉴于上述问题而提出的发明，其目的在于提供一种能够将箝位电压设定为正确值的半导体集成电路。
本发明的一个实施方式涉及的半导体集成电路，具有恒定电流部(60)，其被供给电源并产生恒定电流，其中所述电源为第一电压；箝位部(71)，其被供给由所述恒定电流部(60)产生的恒定电流并产生比所述第一电压低的第二电压，将所述第一电压的电源箝位在所述第二电压；以及基准电压产生部(72)，其被供给由所述箝位部(71)箝位后的电源并产生基准电压，所述箝位部(71)是将栅极与漏极连接并纵型连接而成的多级MOS晶体管(ΜΙΙ-ΓΜΙΙ-η)ο
优选的是，所述恒定电流部(60)具有电流稳定化部(63)，其将电流稳定化并输出所述恒定电流；第一启动部(61)，其在接入为所述第一电压的电源起的一定期间内，向所述电流稳定化部(63)供给为所述第一电压的电源；以及电流供给部(62)，其向所述电流稳定化部(63)供给与在所述基准电压产生部(72)中流过的电流对应的电流。优选的是，所述恒定电流部(60)具有电流稳定化部(63)，其将电流稳定化并输出所述恒定电流；第二启动部(64)，其在所述基准电压产生部(72)中产生的基准电压不足预定的参考电压时，向所述电流稳定化部(63)供给为所述第一电压的电源；以及电流供给部(62)，其向所述电流稳定化部(63)供给与在所述基准电压产生部
(72)中流过的电流对应的电流。优选的是，所述基准电压产生部(72)具有耗尽型的第一 MOS晶体管(Μ13)，其源极被供给由所述箝位部(71)箝位后的电源，栅极和漏极与所述基准电压的输出端子(73)连接；以及增强型的第二 MOS晶体管(Μ14)，其栅极和漏极与所述基准电压的输出端子(73)连接。此外，上述括号内的参考符号是为了易于理解而标注的，仅是一个例子，并局限于图示的方式。通过本发明，能够将箝位电压设定成正确值。
图1是监视警报系统的一个实施方式的结构图。图2是子机的一个实施方式的结构图。图3是本发明的半导体集成电路的一个实施方式的电路结构图。图4是本发明的半导体集成电路的一个实施方式的变形例的电路结构图。图5是表示电源电压与调节器电路的输出电压的关系的示意图。图6是半导体集成电路的电路结构图的一个例子。符号说明30 母机31电源信号线
32-Γ32-Π 子机41闻耐压芯片42微型计算机43 基片44监视传感器46基准电压电路47调节器电路
48接收电路49发送电路60恒定电流源部61、64 启动部62电流供给部63电流稳定化部65比较器66直流电源70基准电压产生部71箝位部72基准电压产生部Cl电容器M1 M15M0S 晶体管R1、R2 电阻
具体实施例方式以下，根据附图对本发明的实施方式进行说明。<警报系统的结构>图1是表示监视警报系统的一个实施例的结构图。监视警报系统具有母机30、电源信号线31、多个子机32-1 32-η。母机30向与电源信号线31连接的多个子机32_f 32_n分别供给电源VDD1。电源VDDl是通常电压24V (最大电压30V)。另外，母机30还通过电源信号线31以串行通信方式向多个子机32-f 32-n分别发送控制数据。各子机32-f 32-n分别从母机30被供给电源从而工作，使用内置的监视传感器来进行设置环境的数据收集即进行监视。然后，各子机将监视传感器的输出数据与阈值进行比较来进行判定，根据判定结果产生警报(报警)。各子机32-f 32-n在产生警报时通过电源信号线31以串行通信方式向母机30发送警报数据。<子机的结构>图2表不子机的一个实施方式的结构图。子机具有高耐压芯片41、微型计算机42、监视传感器44。高耐压芯片41和微型计算机42设于基片(basechip) 43上。电源信号线31与端子45连接。高耐压芯片41内的基准电压电路46、调节器电路
47、接收电路48、发送电路49分别与端子45连接。基准电压电路46经由端子45从电源信号线31被供给电源VDDl (通常电压24V、最大电压30V)，产生基准电压VREF (例如2. 0V),并将其供给到调节器电路47。调节器电路47经由端子45从电源信号线31被供给电源VDDl，生成以基准电压VREF为基准例如稳定在5V的直流电压并进行输出。调节器电路47输出的直流电压作为电源被分别供给到接收电路48、发送电路49、调节器电路50。调节器电路50根据从调节器电路47供给的5V直流电压生成微型计算机用的例如2. 5V的直流电压，并将其供给到微型计算机42。接收电路48检测经由端子45供给的电源信号线31的电压变化，判别是从母机30串行传输的控制数据还是从其它子机串行传输的警报数据，并将判别出的来自母机的控制数据或者来自其它子机的警报数据供给到微型计算机42。发送电路49当从微型计算机42供给警报数据时，通过在该警报数据的低电平时刻将端子45的电压下拉到例如9V，将该警报数据串行发送到电源信号线31。
微型计算机42通过接收电路48从母机30被供给控制数据，并根据该控制数据进行工作。微型计算机42使用监视传感器44进行温度、湿度、烟等设置环境的数据收集即进行监视。微型计算机42将收集到的数据与预先设定的阈值进行比较来进行判定，根据判定结果产生警报(报警)。然后，在产生警报时生成含有自身的识别信息、警报类别等的警报数据，通过发送电路49串行发送到母机30。<基准电压电路的结构>图3表示本发明的半导体集成电路即基准电压电路46的一个实施方式的电路结构图。基准电压电路46具有恒定电流源部60、基准电压产生部70。在恒定电流源部60中，电阻Rl的一端与电源VDDl (通常电压24V、最大30V)连接。电阻Rl的另一端经由电容器Cl接地，并且与P沟道MOS晶体管Ml的栅极连接。MOS晶体管Ml的源极与电源VDDl连接，漏极经由电阻R2与连接点A连接。连接点A与P沟道MOS晶体管M4的漏极、η沟道MOS晶体管Μ5的漏极、η沟道MOS晶体管Μ7的栅极连接。上述电阻Rl、R2、电容器C1、M0S晶体管Ml构成启动部61。为了通过电流稳定化部63稳定地将电流供给到箝位部71而设有启动部61。P沟道MOS晶体管M2将源极与电源VDDl连接，将栅极和漏极与MOS晶体管Μ4的栅极连接，并且与η沟道MOS晶体管M3的漏极连接。MOS晶体管M3的栅极与基准电压产生部70的η沟道Μ15的栅极和漏极连接，MOS晶体管M3的源极接地。MOS晶体管Μ4与MOS晶体管M2的栅极和漏极连接，MOS晶体管Μ2、Μ4构成电流镜电路(current mirror circuit)。MOS晶体管M4的漏极与MOS晶体管M5的漏极连接,MOS晶体管M5的栅极与MOS晶体管7的源极连接，MOS晶体管M5的源极接地。MOS晶体管M7的漏极与p沟道MOS晶体管M6的漏极连接。MOS晶体管M6的漏极与MOS晶体管M6的栅极和基准电压产生部70的P沟道MOS晶体管MlO的栅极连接，MOS晶体管M6的源极与电源VDDl连接，MOS晶体管M6、M10构成电流镜电路。MOS晶体管M7的源极即连接点B与MOS晶体管M5的栅极连接，并且经由电阻R3接地。上述的MOS晶体管M2、M3构成电流供给部62，将电流供给到MOS晶体管M4。MOS晶体管ΜΓΜ7和电阻R3构成电流稳定化部63，对MOS晶体管MlO的漏极电流进行稳定化。在基准电压产生部70中，MOS晶体管MlO的源极与电源VDDl连接，MOS晶体管MlO的漏极即连接点C与η沟道MOS晶体管Μ12的栅极连接，并且，与纵型多级连接而成的η沟道MOS晶体管Μ11-1 Μ11-η中的MOS晶体管Mll-1的栅极和漏极连接。MOS晶体管Μ11-1 Μ11-η分别将栅极与漏极连接，将上级的MOS晶体管的源极与下级的MOS晶体管的栅极和漏极连接。最下级的MOS晶体管Mll-n的源极接地。另外，将上级的MOS晶体管的源极与下级的MOS晶体管的漏极连接称作纵型连接。MOS晶体管Mll-f Mll-n的级数为从数级到数十级程度。作为上述电流源的MOS晶体管M10、以及分别将栅极和漏极连接并纵型多级连接而成的MOS晶体管Mll-f Mll-n构成箝位部71。这里，设MOS晶体管Mll-f Mll-n将栅极与漏极连接、全部在饱和区域进行工作，则MOS晶体管Μ11-1 Μ11-η的电流源即MOS晶体管MlO的漏极电流Ikef用下述的(I)式来表示。其中，μ 是电子的移动度[cm2/V/s]、CM是每单位面积的栅极容量[F/m2]、W是MOS晶体管的栅极宽度、L是MOS晶体管的栅极长度、Ves是MOS晶体管的栅极源极间电压、Vth是MOS晶体管的临界电压(threshold voltage)。Ieef= ( μ nC0X/2) X [ff (Vcs-Vth) 2/L]……(I)·将(I)解为关于Vgs，则 Vgs= [2 X Ieef/ ( μ nCj ]1/2 X (L/ff) 1/2+Vth……(2 )如果MOS晶体管Mll-1的级数为I级，则连接点C的电压V。即钳位电压V。为用
(2)式表示的Ves，但由于纵型连接后的MOS晶体管Mll-f Mll-n的级数为η个，所以连接点C的电压V。即钳位电压V。以下述的(3)式来表示。Vc=n X [2 X Ieef/ ( μ nC0X) ]1/2 X (L/ff) 1/2+n X Vth……(3 )由上述的MOS晶体管Ml 1-1 Mll-n构成的箝位部71将连接点C也就是MOS晶体管M12的栅极箝位在电压V。(Vc例如是6疒7V程度的值)。MOS晶体管M12将栅极电压Vc进行电平移位后从源极进行输出。这样，将栅极与漏极连接起来的MOS晶体管中流过恒定电流时的漏极源极间电压被准确地确定为如(2)式所表示的那样，上述将栅极与漏极连接起来的MOS晶体管以纵型多级连接而构成的箝位部71的箝位电压V。以(3)式来表示，不会产生较大的波动，而是正确值。MOS晶体管M12的漏极与电源VDDl连接，MOS晶体管M12的源极与耗尽型η沟道MOS晶体管Μ13的漏极连接。MOS晶体管Μ13的栅极和源极与η沟道MOS晶体管Μ14的栅极和漏极连接并与输出端子73连接，MOS晶体管Μ13与MOS晶体管Μ14 —起构成基准电压产生部72。耗尽型的MOS晶体管Μ13作为电流源来工作，MOS晶体管Μ13的源极电流作为MOS晶体管Μ14的漏极电流流过，由此产生的MOS晶体管Μ14的阈值电压(例如2. 0V)作为基准电压VREF从端子73输出。这里，如图3所示的MOS晶体管Μ1 Μ15，除了 MOS晶体管Μ13、Μ14，全部是增强型的高耐压MOS晶体管。相反，耗尽型η沟道MOS晶体管Μ13由于在P型基板的表面通过例如扩散法形成η型的沟道所以为低耐压，另外，MOS晶体管Μ14是增强型的低耐压的η沟道MOS晶体管。基准电压产生部72是由MOS晶体管Μ13和Μ14构成的低耐压电路。当用高耐压MOS晶体管来制造耗尽型MOS晶体管时,难以稳定地设定负的夹断电压(pinch offvoltage)Vt(-0. 4V附近)，并且制造成本也上升。MOS晶体管M14的源极与η沟道MOS晶体管Μ15的栅极和漏极以及MOS晶体管M3的栅极连接，MOS晶体管M15的源极接地。由此，MOS晶体管M15、M3构成电流镜电路。<基准电压电路的动作>当接入电源后电源VDDl从OV上升时，电容器Cl的充电电流流过电阻R1，通过电阻RlMOS晶体管M导通。由此，MOS晶体管Ml的漏极电流流过电阻R2，连接点A的电压上升，MOS晶体管M7导通，MOS晶体管M7的源极电流流过电阻R2，连接点B的电压上升。MOS晶体管M7的源极电流为MOS晶体管M6的漏极电流，所以与MOS晶体管M6为电流镜结构的MOS晶体管MlO的漏极电流成为与MOS晶体管M6的漏极电流成比例的值。MOS晶体管MlO的漏极电流流过MOS晶体管Μ11-1 Μ11-η，由此连接点C的电压V。被箝位在(3)式表示的电压。MOS晶体管M12的漏极电流为基于连接点C的电压V。的固定值，通过该漏极电流 流过MOS晶体管M13、M14，基准电压产生部72从端子73输出基准电压VREF。另外，MOS晶体管M14的漏极电流大致为固定，MOS晶体管M14的漏极电流为MOS晶体管M15的漏极电流，MOS晶体管M15、M3为电流镜结构，所以在MOS晶体管M3的漏极中流过与MOS晶体管M15的漏极电流对应的电流。进而，由于MOS晶体管M2、M4为电流镜结构，所以在MOS晶体管M4的漏极中流过与MOS晶体管M3的漏极电流对应的大致固定的电流。此后，即使电容器Cl的充电结束MOS晶体管Ml截止，通过电流供给部62的MOS晶体管M2、M3的动作，MOS晶体管M4的漏极电流也会大致固定地正常流动，所以连接点A的电压不会降低。此外，通过将连接点B的电压反馈给MOS晶体管M5，连接点A的电压被大致固定为固定电压，MOS晶体管M6、M10的漏极电流为大致固定。<基准电压电路的变形例>图4表示本发明的半导体集成电路即基准电压电路46的一个实施方式的变形例的电路结构图。在图4中，代替启动部61而设有启动部64。启动部64具有比较器65、直流电源66、MOS晶体管M2、电阻R2。比较器65的非反相输入端子从直流电源66被供给参考电压Vr，比较器65的反相输入端子被供给输出端子73的电压，将比较器65的输出供给到MOS晶体管Ml的栅极。此外，参考电压Vr被设定为不足基准电压VREF (例如2. 0V)的值(例如1.5 1.抑程度)。在图4中，当接入电源后电源VDDl从OV上升时，在基准电压VREF不足参考电压Vr的期间，通过比较器65输出高电平而导通的MOS晶体管Ml的漏极电流流过电阻R2，连接点A的电压上升MOS晶体管M7导通，MOS晶体管M7的源极电流流过电阻R2，连接点B的电压上升。MOS晶体管M7的源极电流为MOS晶体管M6的漏极电流，所以与MOS晶体管M6为电流镜结构MOS晶体管MlO的漏极电流成为与MOS晶体管M6的漏极电流成比例的值。通过流过MOS晶体管MlO的漏极电流，连接点C的电压V。以(3)式来表示。MOS晶体管M12的漏极电流成为基于连接点C的电压V。的值，通过该漏极电流流过MOS晶体管M13、14，基准电压产生部72从端子73输出基准电压VREF。MOS晶体管M14的漏极电流为MOS晶体管M15的漏极电流，MOS晶体管M15、M3为电流镜结构，所以在MOS晶体管M3的漏极中流过与M15的漏极电流对应的电流。并且，MOS晶体管M2、M4为电流镜结构，所以在MOS晶体管M4的漏极中流过与MOS晶体管M3漏极电流对应的电流。此后，即使基准电压VREF为参考电压Vr以上MOS晶体管Ml截止，通过MOS晶体管M4的漏极电流连接点A的电压也不会降低，连接点B的电压被反馈给MOS晶体管M5，由此连接点A的电压被大致固定为预定电压，MOS晶体管M6、M10的漏极电流为大致固定。进而，当由于电源VDDl的瞬间断开使得基准电压VREF不足参考电压Vr时，由于比较器65的输出MOS晶体管Ml导通，所以能够将基准电压VREF恢复为预定电压(例如2. 0V)。图5中示出了图2的端子45中的电源VDDl的电压与调节器电路47的输出电压之间的关系。这里示出了以下情况当基准电压电路46中使用MOS晶体管Mll-f Mll-n进行了箝位时，即使电源VDDl上升到最大额定30V也能保护基准电压电路46，调节器电路47的输出电压在5V稳定。
此外，用于箝位电压的MOS晶体管Mll-fMll-n所占的芯片面积为比现有的npn型双极性晶体管21所占的芯片面积稍大的程度，通过使用MOS晶体管Μ11-1 Μ11-η，几乎不会增大高耐压芯片41的面积。
权利要求
1.一种半导体集成电路，其特征在于，具有恒定电流部，其被供给电源并产生恒定电流，其中所述电源为第一电压；箝位部，其被供给由所述恒定电流部所产生的恒定电流并产生比所述第一电压低的第二电压，将所述第一电压的电源箝位在所述第二电压；以及基准电压产生部，其被供给由所述箝位部箝位后的电源并产生基准电压，所述箝位部是将栅极与漏极连接并纵型连接而成的多级MOS晶体管。
2.根据权利要求1所述的半导体集成电路，其特征在于，所述恒定电流部具有电流稳定化部，其将电流稳定化并输出所述恒定电流；第一启动部，其在接入为所述第一电压的电源起的一定期间内，向所述电流稳定化部供给为所述第一电压的电源；以及电流供给部，其向所述电流稳定化部供给与在所述基准电压产生部中流过的电流对应的电流。
3.根据权利要求1所述的半导体集成电路，其特征在于，所述恒定电流部具有电流稳定化部，其将电流稳定化并输出所述恒定电流；第二启动部，其在所述基准电压产生部中产生的基准电压不足预定的参考电压时，向所述电流稳定化部供给为所述第一电压的电源；以及电流供给部，其向所述电流稳定化部供给与在所述基准电压产生部中流过的电流对应的电流。
4.根据权利要求1至3中任一项所述的半导体集成电路，其特征在于，所述基准电压产生部具有耗尽型的第一 MOS晶体管，其源极被供给由所述箝位部箝位后的电源，栅极和漏极与所述基准电压的输出端子连接；以及增强型的第二 MOS晶体管，其栅极和漏极与所述基准电压的输出端子连接。
全文摘要
本发明的目的在于提供一种能够将箝位电压设定为正确值的半导体集成电路。该半导体集成电路具有恒定电流部(60)，其被供给电源并产生恒定电流，其中所述电源为第一电压；箝位部(71)，其被供给由恒定电流部(60)产生的恒定电流并产生比第一电压低的第二电压，将第一电压的电源箝位在第二电压；以及基准电压产生部(72)，其被供给由箝位部(71)箝位后的电源并产生基准电压，箝位部(71)是将栅极与漏极连接并纵型连接而成的多级MOS晶体管(M11-1~M11-n)。
文档编号H03K19/003GK103023480SQ20121036488
公开日2013年4月3日 申请日期2012年9月26日 优先权日2011年9月27日
发明者桑原浩一, 山口公一 申请人:三美电机株式会社