专利名称：一种可预检测比较器输入范围的逐次逼近型模数转换器的制作方法
技术领域：
本发明属集成电路技术领域，具体涉及逐次逼近型模数转换器。
背景技术：
逐次逼近型模数转换器是一种具备中高转换精度和速度的模数转换器结构。由于不需要运算放大器，该结构具有低电压、较功耗和小芯片面积的特点，适合系统芯片(SoC)的嵌入应用。由于逐次逼近型模数转换的串行信号处理特性，其转换速度较其他结构慢。为优化其电路速度，本发明提出比较器的输入范围预检测方法。主要思路是针对模拟输入信号的实际情况，优化内部数模转换器在各个转换周期的基准电压建立时间，使逐次逼近型模数转换器总转换时间最小化。传统的逐次逼近型模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼 近逻辑构成(如图I所示)。
发明内容
本发明的目的在于提出一种可预检测比较器输入范围的逐次逼近型模数转换器。本发明提出的可预检测比较器输入范围的逐次逼近型模数转换器，其结构如图3所示。它由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。其中，原始模拟输入信号(匕)连接到采样保持电路301的一端，得到的保持信号连接到比较器303的一端，内部数模转换器302的输入是逐次逼近逻辑304的数字输出码，其输出是建立的基准电压，该基准电压连接到比较器的另一端；比较器比较保持信号和内部数模转换器建立的基准电压的大小，比较器的输出是比较结果，作为逐次逼近逻辑的输入连接到逐次逼近逻辑的一端；根据比较结果，逐次逼近逻辑产生控制码控制内部数模转换器产生基准电压供下一周期比较；比较器的输出和采样时钟作为逐次逼近逻辑的输入，决定内部数模转换器的基准电压信号，其输出是比较器的原始时钟；保持信号和内部数模转换器的基准电压作为输入范围预检测器305的输入；我们定义保持信号和基准电压之差的绝对值是输入范围，Λ为输入范围的阈值也作为输入范围预检测器的输入，输入范围预检测器检测输入范围和△的迫近程度，其输出是检测结果；将检测结果作为数字延迟线306的控制端，连接到数字延迟线，比较器的原始时钟是数字延迟线的输入端，在检测结果的控制下，数字延迟线将比较器的原始时钟进行延迟，产生比较器的时钟，连接至比较器。对于N比特的逐次逼近型模数转换器，N个比较周期完成后，逐次逼近逻辑产生N比特的数字输出码。本发明的工作原理是原始模拟输入信号经过采样保持电路得到保持信号；内部数模转换器经过一定建立时间产生基准电压(在比较器的复位时间之内完成)；比较器对基准电压和保持信号进行比较(在比较器的比较时间之内完成)。输入范围预检测器对比较器输入信号(基准电压和保持信号之差)的变化范围进行预检测。若输入范围很小，即基准电压迫近保持信号，则下一周期比较器要在基准电压完全建立后再开始比较；若输入范围较大，则下一周期允许比较器在基准电压未完全建立时就可以提前比较，在下一周期的比较过程中基准电压继续建立。由此看出，本发明中基准电压完全建立的过程是在本周期的比较器复位时间加上下一周期的比较器比较时间之内完成的。而传统逐次逼近型模数转换器中基准电压完全建立的过程是在比较器的复位时间之内完成的。综上可以得出，传统逐次逼近型模数转换器的比较器复位时间由基准电压完全建立时间决定，本发明中比较器复位时间小于基准电压完全建立时间。可预检测比较器输入范围的逐次逼近型模数转换器的转换周期为#次比较器复位时间(小于基准电压完全建立的时间)+ #次比较器比较时间。传统逐次逼近型模数转换器转换周期为#次比较器复位时间(等于基准电压完全建立的时间)+ #次比较器比较时间。因此，可预检测比较器输入范围的逐次逼近型模数转换器的速度优于传统逐次逼 近型模数转换器。
图I为传统的逐次逼近型模数转换器结构。图2为传统情况、理想情况和最优情况下每个转换周期需要的建立时间分布图。其中，Ca)为传统的逐次逼近型模数转换器一现有电路，(b)为传统的逐次逼近型模数转换器一理想电路，(c)为本发明的逐次逼近型模数转换器一最优电路。图3为可预检测比较器输入范围的逐次逼近型模数转换器结构。图4为传统情况、理想情况和最优情况下每个转换周期需要的复位时间。其中，(a)为传统的逐次逼近型模数转换器一现有电路，(b)为传统的逐次逼近型模数转换器一理想电路，(c)为本发明的逐次逼近型模数转换器一最优电路。图5为输入范围预检测器结构。图中标号100表不传统的逐次逼近型模数转换器结构。101表不米样保持电路，102表示内部数模转换器，103表示比较器，104表示逐次逼近逻辑。200表示传统情况、理想情况和最优情况下每个转换周期需要的建立时间分布图。300表示预检测比较器输入范围的逐次逼近型模数转换器结构。301表不米样保持电路,302表不内部数模转换器,303表示比较器，304表示逐次逼近逻辑，305表示输入范围预检测器，306表示数字延迟线。400表示传统情况、理想情况和最优情况下每个转换周期需要的复位时间。500表示输入范围预检测器结构。501表示预检测比较器。
具体实施例方式下面针对#比特可预测比较器输入范围的逐次逼近型模数转换器，考虑一阶RC模型，推导内部数模转换器在每个周期中所需要的信号完全建立的时间。假设信号从O建立到满摆幅Vref,建立前信号为K1,建立后信号为K2⑴。则第一周期建立1/2 Vref,第二周期建立1/4 Vref,第i周期建立(1/20 Vref。设建立时间常数为『，建立时间为 ，第i周期建立的阶跃响应为
权利要求
1.一种可预检测比较器输入范围的逐次逼近型模数转换器，其特征在于由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成；其中 原始模拟输入信号(匕)连接到采样保持电路301的一端，得到的保持信号连接到比较器的一端；内部数模转换器的输入是逐次逼近逻辑的数字输出码，其输出是建立的基准电压，该基准电压连接到比较器的另一端；比较器比较保持信号和内部数模转换器建立的基准电压的大小，比较器的输出是比较结果，作为逐次逼近逻辑的输入连接到逐次逼近逻辑的一端；根据比较结果，逐次逼近逻辑产生控制码控制内部数模转换器产生基准电压供下一周期比较；比较器的输出和采样时钟作为逐次逼近逻辑的输入，决定内部数模转换器的基准电压信号，其输出是比较器的原始时钟；保持信号和内部数模转换器的基准电压作为输入范围预检测器的输入；定义保持信号和基准电压之差的绝对值是输入范围，Λ为输入范围的阈值也作为输入范围预检测器的输入，输入范围预检测器检测输入范围和△的迫近程度，其输出是检测结果；将检测结果作为数字延迟线的控制端，连接到数字延迟线，比较器的原始时钟是数字延迟线的输入端，在检测结果的控制下，数字延迟线将比较器的原始时钟进行延迟，产生比较器的时钟，连接至比较器； 对于N比特的逐次逼近型模数转换器，N个比较周期完成后，逐次逼近逻辑产生N比特的数字输出码。
全文摘要
发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。
文档编号H03M1/38GK102832941SQ20121037412
公开日2012年12月19日 申请日期2012年10月7日 优先权日2012年10月7日
发明者任俊彦, 顾蔚如, 王明硕, 林涛, 王振宇, 陈迟晓, 叶凡, 李宁 申请人:复旦大学