专利名称：驱动电路的制作方法
技术领域：
本发明有关于一种驱动电路，特别是有关于一种具有功率金属氧化物半导体(metal-oxide-semiconductor, M0S)击穿保护(breakdown protection)之驱动电路。
背景技术：
图1表示驱动电路之H型桥式输出电路级。参阅图1，此H型桥式输出电路级耦接于操作电压源VDD与接地端GND之间，且用来驱动耦接于输出节点0UT10与0UT11之间的负载10，例如电感元件。H型桥式输出电路级包括四个输出级元件，即是P型金属氧化物半导体(P-type metal-oxide-semiconductor, PM0S)晶体管 PlO 与 Pll 以及 NMOS 晶体管 NlO与Nil。当PMOS晶体管PlO以及NMOS晶体管Nll导通而PMOS晶体管Pll以及NMOS晶体管NlO关闭时，形成了经过PMOS晶体管P10、电感元件10、以及NMOS晶体管Nll之电流路径以驱动电感元件10。当PMOS晶体管Pll以及NMOS晶体管NlO导通而PMOS晶体管PlO以及NMOS晶体管Nll关闭时，形成了经过PMOS晶体管P11、电感元件10、以及NMOS晶体管NlO之电流路径以驱动电感元件10。在此架构下，当来自电感元件10之电流流入H型桥式输出电路级之输出节点0UT10与0UT11之一者时，对应之NMOS晶体管可能会被烧毁。举例来说，当PMOS晶体管10以及NMOS晶体管Nll导通时，来自电感元件10的电流流入输出节点OUTlI。此情况下，在NMOS晶体管Nll被关闭的同时，来自电感元件10的电流会流入NMOS晶体管Nll，这可能会触发NMOS晶体管Nll的寄生NPN导通，导致NMOS晶体管Nll击穿。在NMOS晶体管Nll击穿后，NMOS晶体管Nll的操作如同具有维持电压(holdingvoltage)的电压源。当PMOS晶体管Pll导通且上述维持电压小于操作电压源VDD之电压时，NMOS则被烧毁 ，且H型桥式输出电路级再也无法运作。因此，期望提供一种具有功率金属氧化物半导体击穿保护之驱动电路。
发明内容
本发明之一实施例提供一种驱动电路，用以驱动耦接该驱动电路之一输出节点的一负载。该驱动电路包括输出级元件、第一 N型金属氧化物半导体(N-typemetal-oxide-semiconductor, NMOS)晶体管、以及第一 P型金属氧化物半导体(P-typemetal-oxide-semiconductor,PM0S)晶体管。输出级元件I禹接于该输出节点。该第一 NMOS晶体管之漏极耦接该输出节点，以及源极耦接接地端。该第一 PMOS晶体管之漏极耦接接地端，以及源极耦接该输出节点。在一实施例中，当第一 NMOS晶体管开始进行关闭时，第一 PMOS晶体管导通，且第一 NMOS晶体管之漏极上的电压箝制低于第一 NMOS晶体管之击穿触发电压。第一 NMOS晶体管根据第一驱动信号而受控制，且第一 PMOS晶体管之栅极接收控制信号。在第一时间点，第一驱动信号由第一高电压位准切换至第一低电压位准以关闭第一 NMOS晶体管。此外,在第一时间点,控制信号处于第二低电压位准以导通该第一 PMOS晶体管。在由第一时间点至一第二时间点之间的期间中，控制信号由第二低电压位准朝向第二高电压位准逐渐地改变，第二时间点晚于第一时间点。在第二时间点，第一 PMOS晶体管根据具有第二高电压位准之该控制信号而被关闭。本发明之另一实施提供一种驱动电路。此驱动电路用于驱动耦接驱动电路之输出节点的负载，且包括第一输出级元件以及保护元件。第一输出级元件耦接于输出节点与接地端之间。保护电路耦接该输出节点与该接地端之间。当第一输出级元件开始进行关闭时，保护电路提供由输出节点至接地端之电流路径，以引导来自输出节点之电流且箝制在输出节点上之电压。上述的实施例提出一保护机制，其保护功率NMOS晶体管使其避免遭受到来自输出节点之电流的损坏。
图1表示现有的驱动电路；图2表示根据本发明一示范实施例之驱动电路；图3显示图2中主要信号之变化；以及图4表示根据本发明另一示范实施例之驱动电路。
具体实施例方式为使本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。图2表示根据本发明一实施例之驱动电路。参阅图2，驱动电路2包括两个输出级元件20与21、保护电路22、以及两个预驱动器23与24。驱动电路2用来驱动负载25 (例如一电感元件)，而此负载耦接驱动电路2之输出端0UT20。在此实施例中，输出级元件20以P型金氧半晶体管(P-type metal-oxide-semiconductor,PMOS)P20来实施，而输出级元件 21 以 N 型金氧半晶体管(N-type metal-oxide-semiconductor, NM0S)P21 来实施。PMOS晶体管P20之源极耦接操作电压源VDD，其漏极耦接输出端0UT20。NMOS晶体管N20之漏极耦接输出节点0UT20，其源极耦接接地端GND。在图2中，与PMOS晶体管P20并联的二极管D20表示PMOS晶体管P20的寄生元件。预驱动器23以及预驱动器24分别耦接PMOS晶体管P20之栅极以及NMOS晶体管N20之栅极，以分别根据驱动信号S20以及驱动信号S21来控制PMOS晶体管P20之栅极电压以及NMOS晶体管N20之栅极电压，从而控制PMOS晶体管P20以及NMOS晶体管N20的状态。如图2所示，保护电路22包括PMOS晶体管P21。PMOS晶体管之源极耦接输出节点0UT20，其漏极耦接接地端GND，且其栅极接收控制信号S22。第3表示驱动信号S20与S21、控制信号S22及产生于输出节点0UT20之电压V20的时序图。如上所述，NMOS晶体管N20之漏极耦接输出节点0UT20。因此，电压V20也称为NMOS晶体管N20之漏极电压。在下文中，驱动电路之操作将根据图2以及图3来说明。参阅图2以及图3，在时间点Tl，驱动信号S21由高电压位准LH30切换为低电压位准LL30，且控制信号S22处于低电压位准LL31，以维持PMOS晶体管P21导通。由于在NMOS晶体管N20的漏极与栅极之间存在寄生电容，因此，由预驱动器24产生于NMOS晶体管N20的栅极上的电压不会快速地下拉至接地位准，使得NMOS晶体管N20不会快速地切换至关闭(turned-off)状态。换句话说，在时间点Tl，NMOS晶体管N20开始进行关闭，但没有完全关闭。在时间点Tl至时间点T2 (晚于时间点Tl)的期间中，控制信号S22由低电压位准LL31朝向高电压位准LH31逐渐地改变。于时间点T2，PM0S晶体管P21被具有高电压位准LH31之控制信号S22所关闭。此外，在时间点T2，NMOS晶体管N20的栅极上的电压下拉至接地位准，且NMOS晶体管N20完全地关闭。对于驱动信号S20，在时间点Tl至时间点T3(晚于时间点Τ2)的期间中，驱动信号S20处于高电压位准LH30，且预驱动器23在PMOS晶体管Ρ20的栅极上产生一电压以关闭PMOS晶体管Ρ20。在时间点Τ3，驱动信号S20由高电压位准LH30切换为低电压位准LL30，且由预驱动器23产生于PMOS晶体管Ρ20之栅极上的电压下拉至接地位准，使得PMOS晶体管Ρ20导通。根据NMOS晶体管Ν20以及PMOS晶体管Ρ20之操作，NMOS晶体管Ν20以及PMOS晶体管Ρ20于不同时间导通。根据上述操作描述，在时间点Tl，控制信号S22处于低电压位准LL31，以维持PMOS晶体管Ρ21导通，且NMOS晶体管Ν20开始关闭。当在时间点Tl上电流由负载25流至输出节点0UT20时，导通之PMOS晶体管Ρ21将此电流导入接地端GND。在由时间点Tl至时间点Τ2的期间内，由于控制信号S22由低电压位准LL31朝向高电压位准LH31逐渐地改变，电压V20被控制信号S22箝制住以低于NMOS晶体管Ν20之击穿触发电压(breakdown triggervoltage)。换句话说，电压V20随着控制信号S22而逐渐改变，但电压V20的最大值小于NMOS晶体管N20的击穿触发电压。在时间点T2，在NMOS晶体管N20栅极上的电压完全地下拉至接地位准。已知，当NMOS晶体管N20栅极上的电压越高时，NMOS晶体管N20的击穿触发电压越低；反之，当NMOS晶体管N20栅极上的电压越低时，NMOS晶体管N20的击穿触发电压越高。如此一来，在时间点T2，由于NMOS晶体管N20栅极上的低电压，使得NMOS晶体管N20的击穿触发电压大大提高。在时间点T2时，电压V20仍小于NMOS晶体管N20的击穿触发电压，这避免了 NMOS晶体管N20处于击穿状态。在另一实施例中，输出级元件20以NMOS晶体管MO来实施，如图4所示。在此实施例中，NMOS晶体管MO的击穿特性优于NMOS晶体管N20的击穿特性。综上所述，上述的实施例提出一保护机制，其保护功率NMOS晶体管使其避免遭受到来自输出节点0UT20之电流的损坏。当关闭驱动电路2之输出级元件21 (例如NMOS晶体管N20)时，所提出的保护机制能控制保护电路22提供由输出节点0UT20至接地端GND的电流路径，以引导来自输出节点0UT20之电流。此电流路径将电流引导致接地端GND。此电流路径可通过将保护电路22的PMOS晶体管P21的栅极电压下拉至一低位准来形成。NMOS晶体管N20的漏极电压因此被箝制，且确保其低于NMOS晶体管N20的击穿触发电压位准，即使由于匪OS晶体管N20栅极上的高电压位准而使得此击穿触发电压位准相对低时，也是如此。接着，当输出级元件21(例如NMOS晶体管N20)完全地关闭时，可失能保护电路22所提供的上述电流路径，例如可通过将PMOS晶体管P21之栅极电压推至一高位准以关闭PMOS晶体管P21来实现。此时，由于NMOS晶体管N20栅极上的低电压位准使得其击穿触发电压相对高，NMOS晶体管N20将不容易进入击穿状态，因此驱动电路2之功率NMOS晶体管可受到保护。在前面详细的描述中，通过参考本发明描述的特定实施例，本领域技术人员可以理解的是，在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应该理解为是为了清楚的阐述发明，而不是作为本发明的限制。
权利要求
1.一种驱动电路，用以驱动耦接该驱动电路之一输出节点的一负载，该驱动电路包括: 一输出级元件，耦接于该输出节点； 一第一 N型金属氧化物半导体(NMOS)晶体管，其漏极耦接该输出节点，以及其源极耦接一接地端；以及 一第一 P型金属氧化物半导体(PMOS)晶体管，其漏极耦接该接地端，以及其源极耦接该输出节点。
2.如权利要求1所述的驱动电路，其特征在于，当该第一NMOS晶体管开始进行关闭时，该第一 PMOS晶体管导通，且该第一 NMOS晶体管之漏极上的电压被箝制低于该第一 NMOS晶体管之击穿触发电压。
3.如权利要求1所述的驱动电路，其特征在于，该第一NMOS晶体管根据一第一驱动信号而受控制，且该第一 PMOS晶体管之栅极接收一控制信号； 其中，在一第一时间点，该第一驱动信号由一第一高电压位准切换至一第一低电压位准以关闭该第一 NMOS晶体管； 其中，在该第一时间点，该控制信号处于一第二低电压位准以导通该第一 PMOS晶体管； 其中，在由该第一时间点至一第二时间点之间的期间中，该控制信号由该第二低电压位准朝向一第二高电压位准逐渐地改变，该第二时间点晚于该第一时间点；以及 其中，在该第二时间点，该第一 PMOS晶体管根据具有该第二高电压位准之该控制信号而被关闭。
4.如权利要求3所述的驱动电路，更包括: 一第一预驱动器，耦接该第一 NMOS晶体管之栅极，用以接收该第一驱动信号，且根据该第一驱动信号来控制该第一 NMOS晶体管。
5.如权利要求4所述的驱动电路，更包括: 一第二预驱动器，耦接该输出级元件，用以接收一第二驱动信号，且根据该第二驱动信号来控制该输出级元件。
6.如权利要求5所述的驱动电路，其特征在于，该输出级元件包括一第二PMOS晶体管，且在该第二时间点之后，该第二驱动信号处于一第三低电压位准以导通该第二 PMOS晶体管。
7.如权利要求1所述的驱动电路，其特征在于，该输出级元件包括一第二PMOS晶体管，且该第一 NMOS晶体管与该第二 PMOS晶体管于不同时间点导通。
8.如权利要求1所述的驱动电路，其中，该输出级元件包括一第二NMOS晶体管，且该第二 NMOS晶体管之击穿特性优于该第一 NMOS晶体管之击穿特性。
9.一种驱动电路，用以驱动耦接该驱动电路之一输出节点的一负载，包括: 一第一输出级元件，耦接于该输出节点与一接地端之间；以及 一保护电路，耦接该输出节点与该接地端之间，当该第一输出级元件开始进行关闭时，该保护电路提供由该输出节点至该接地端之一电流路径，以引导来自该输出节点之一电流且箝制在该输出节点上之电压。
10.如权利要求9所述的驱动电路，其特征在于，该保护电路包括一P型金属氧化物半导体(P-type metal-oxide-semiconductor, PMOS)晶体管，且当该第一输出级元件开始进行关闭时，该PMOS晶体管导通以引导该电流至该接地端且箝制在该输出节点上之电压。
11.如权利要求10所述的驱动电路，其特征在于，该第一输出级元件根据一第一驱动信号而受控制，且该PMOS晶体管之栅极接收一控制信号； 其中，在一第一时间点，该第一驱动信号切换以进行关闭该第一输出级元件； 其中，在该第一时间点，该控制信号处于一低电压位准以导通该PMOS晶体管； 其中，在由该第一时间点至一第二时间点之间的期间中，该控制信号由该低电压位准朝向一高电压位准逐渐地改变，该第二时间点晚于该第一时间点；以及 其中，在该第二时间点，该PMOS晶体管根据具有该高电压位准之该控制信号而被关闭。
12.如权利要求11所述的驱动电路，更包括: 一第一预驱动器，耦接该第一输出级元件，用以接收该第一驱动信号，且根据该第一驱动信号来控制该第一输出级元件。
13.如权利要求12所述的驱动电路，更包括: 一第二输出级元件，耦接于该输出节点与一供应电压源之间；以及一第二预驱动器，耦接该第二输出级元件，用以接收一第二驱动信号，且根据该第二驱动信号来控制该输出级元件之状态。
14.如权利要求13所述的驱动电路，其特征在于，该第二驱动信号用来在该第二时间点之后导通该第二输出级元件。
15.如权利要求9所述的驱动电路，其特征在于，该第一输出级元件与该保护电路于不同的时间点导通。
全文摘要
本发明提供一种驱动电路，用于驱动一负载。该驱动电路包括输出级元件、第一N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)晶体管、以及第一P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)晶体管。输出级元件耦接于操作电压源与驱动电路的输出节点之间。第一NMOS晶体管，具有栅极、耦接输出节点之漏极、以及耦接接地端之源极。第一PMOS晶体管具有栅极、耦接接地端之漏极、以及耦接驱动电路的输出节点之源极。
文档编号H03K17/08GK103208982SQ20121046161
公开日2013年7月17日 申请日期2012年11月16日 优先权日2011年11月16日
发明者陈俊吉 申请人:联发科技股份有限公司