专利名称：一种宽带双通道数字下变频器的制作方法
技术领域：
本发明涉及雷达信号处理系统，特别涉及采用宽带相控阵体制雷达、复杂信号波 形、高数据率的雷达信号处理中宽带信号的数字下变频处理。
背景技术：
随着雷达技术和信号处理理论的发展，现代雷达大都采用相控阵体制，其信号波 形和信号处理方法越来越复杂，信号带宽越来越大，需要处理的数据率和数据处理实时性 要求也越来越高。而每一部宽带雷达产品信号处理分系统都要配备一个数字下变频模块， 作为宽带雷达产品信号处理器的重要组成部分。
目前雷达产品数字下变频器的研制基本采用经典混频、鉴相和滤波原理，使用串 行结构对数字下变频算法进行直接编程实现，这种确定方法存在几大缺点1.计算复杂，对采样频率不加筛选，使得混频过程中使用的混频器系数值无特殊性， 导致整个混频的计算过程繁琐，影响了数据处理的精度和实时性；2.数据率低，串行的滤波结构使得数字下变频器最高工作频率无法突破硬件限制，无 采样频率筛选的混频过程限制了数字信号的处理速度，导致整个数字下变频系统无法实现 大数据率传输和处理；3.实时性差，数据处理过程冗长和处理速度低下使得系统很难满足实时性要求；4.雷达信号带宽受限，数字信号处理速度无法满足宽带雷达数字信号的高数据率要 求，限制了雷达带宽的性能指标
发明内容
为了解决上述问题，本发明提供一种宽带双通道数字下变频器，包括基于FPGA平 台依次连接的A/D采集模块，对一初始信号进行信号采集，将其转换为高频数字信号，并对该高频数 字信号作降频处理，形成第一频率数字信号；接口控制模块，与所述FPGA高速收发接口进行通信，将所述第一频率数字信号送入 FPGA，所述第一频率数字信号在所述FPGA中进行再次降频处理，形成第二频率数字信号； 混频与滤波器输入控制模块，对所述第二频率数字信号分别进行I/Q鉴相、混频处理 和I/Q两路数字信号抽取；以及并行滤波模块，对完成信号抽取后的第二频率信号进行低通滤波。
较佳地，所述A/D采集模块采用双通道工作模式，所述双通道各产生四路并行的 第一频率数字信号，所述第一频率数字信号的频率为所述高频数字信号的频率的1/4。
较佳地，所述FPGA通过串并转换和FIFO读写完成所述第一频率数字信号的降 频，所述双通道分别产生16路频率为所述第一频率数字信号的1/4的第二频率数字信号。
较佳地，所述混频与滤波器输入控制模块分别对各通道混频后的第二频率数字信号的I路和Q路信号抽取，每个通道输出8路I路数字信号和8路Q路数字信号。
较佳地，所述混频与滤波器输入控制模块通过一 8个信号字长的寄存器整体移位 完成对并行滤波模块的输入控制。
较佳地，所述并行滤波器通过FIR滤波器后经多级流水线提高其吞吐效率和时钟频率。
较佳地，所述高频信号的频率为5GHz。
与现有技术相比，本发明的有益效果如下通过通用平台实现了频率最高为5GHz的数字信号的数字下变频处理，本发明解决了 宽带雷达信号数字下变频器设计中带宽限制严格、数据传输速率低、数字信号处理实时性 差等问题。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
图1为本发明提供的宽带双通道数字下变频器的工作流程图。
具体实施方式
如图1所示本发明提供了一种宽带双通道数字下变频器，包括基于FPGA平台依次 连接的A/D采集模块，对一初始信号进行信号采集，将其转换为高频数字信号，并对该高频数 字信号作降频处理，形成第一频率数字信号；接口控制模块，与所述FPGA高速收发接口进行通信，将所述第一频率数字信号送入 FPGA，所述第一频率数字信号在所述FPGA中进行再次降频处理，形成第二频率数字信号； 混频与滤波器输入控制模块，对所述第二频率数字信号分别进行I/Q鉴相、混频处理 和I/Q两路数字信号抽取；以及并行滤波模块，对完成信号抽取后的第二频率信号进行低通滤波。
本发明的思想是本发明通过利用A/D数字采集模块采集采用双通道工作模式 得到高频数字信号，每个通道都有高频数字信号，双通道的高频数字信号分别通过A/D数 字采集模块的第一次降频，FPGA收发接口经混频与滤波器输入控制模块配置后信号通过 FPGA进行第二次降频，两次降频分别降低到原频率的1/4，最后每个通道产生16路频率为 原信号的1/16的最终频率信号，然后通过混频与滤波器输入控制模块对各通道的16路信 号鉴相、抽取，并最终通过并行滤波模块并行滤波，至此完成了变频的整个过程。
以下仅是举例说明，并不能局限本发明的的组成及功能。
应用例本发明通过采用双通道工作模式的A/D数据采集模块通过其A/D采集卡采集宽带雷达 回波数据，在本应用例中，A/D数据采集模块将宽带雷达回波数据转换为频率为5GHz的高 频数字信号，该高频数字信号经过一次降频，两通道分别通过4路并行的频率为高频数字 信号频率的1/4的第一频率数字信号，在此第一频率数字信号频率为1. 25GHz ；再通过接口控制模块配置通过配置其SPI接口寄存器完成A/D数据采集模块与FPGA 芯片高速I/O的通信，通过FPGA串并转换和FIFO读写操作完成每个通道4路第一频率数 字信号的降频处理，输出16路频率为312. 5MHz的第二频率数字信号，其中每个通道的工作 模式、增益、偏置、相差和输入阻抗等参数都可以通过SPI串行接口编程控制和调整，确保 单片四个通道交错采样时相位、增益、偏移量的一致性；混频与滤波器输入控制模块通过控制并行输入的数据流，对每个通道输入的16路第 二频率数字信号进行混频和I/Q鉴相，同时完成I/Q两路信号的一次抽取输出8路I路信 号和8路Q路信号，通过8个信号字长的整体移位操作完成对所调用的8个并行滤波模块 的输入控制。
并行滤波模块，通过流水线的结构对并行输入的数字信号进行FIR滤波处理，流 水线结构提高了数字信号下变频器的数据吞吐率和时钟频率，每个时钟完成8个输入数字 信号的并行滤波，最高时钟频率为328MHz，可以完成频率为312. 5MHz的第二频率信号信号 的滤波任务。
本发明提供了一种通用于宽带雷达产品的数字下变频器，由于采取上述的技术方 案，采用常规通用的器件搭建通用平台，通过通用平台实现了频率最高为5GHz的数字信号 的数字下变频处理。本发明可用于宽带雷达产品信号处理系统的数字下变频处理，以及进 一步研究具有重要的意义和用途。本发明解决了宽带雷达信号数字下变频器设计中带宽限 制严格、数据传输速率低、数字信号处理实时性差等问题。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽 叙述所有的细节，也不限制该发明仅为所述的具体实施方式
。显然，根据本说明书的内容， 可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明 的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅 受权利要求书及其全部范围和等效物的限制。
权利要求
1.一种宽带双通道数字下变频器，其特征在于，包括基于FPGA平台依次连接的A/D采集模块，对一初始信号进行信号采集，将其转换为高频数字信号，并对该高频数字信号作降频处理，形成第一频率数字信号；接口控制模块，与所述FPGA高速收发接口进行通信，将所述第一频率数字信号送入 FPGA，所述第一频率数字信号在所述FPGA中进行再次降频处理，形成第二频率数字信号；混频与滤波器输入控制模块，对所述第二频率数字信号分别进行I/Q鉴相、混频处理和I/Q两路数字信号抽取；以及并行滤波模块，对完成信号抽取后的第二频率信号进行低通滤波。
2.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述A/D采集模块采用双通道工作模式，所述双通道各产生四路并行的所述第一频率数字信号，所述第一频率数字信号的频率为所述高频数字信号的频率的1/4。
3.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述FPGA通过串并转换和FIFO读写完成所述第一频率数字信号的降频，所述双通道分别产生16路频率为所述第一频率数字信号的1/4的所述第二频率数字信号。
4.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述混频与滤波器输入控制模块分别对各通道混频后的所述第二频率数字信号的I路和Q路信号抽取，每个通道输出8路I路数字信号和8路Q路数字信号。
5.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述混频与滤波器输入控制模块通过一 8个信号字长的寄存器整体移位完成对并行滤波模块的输入控制。
6.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述并行滤波器通过 FIR滤波器后经多级流水线提高其吞吐效率和时钟频率。
7.如权利要求1所述的宽带双通道数字下变频器，其特征在于，所述高频信号的频率为 5GHz。
全文摘要
本发明公开了一种宽带双通道数字下变频器，包括A/D数字采集模块、接口控制模块、混频与滤波器输入控制模块和并行滤波模块，所述各模块基于FPGA平台依次连接；本发明的A/D数字采集模块采用双通道工作模式采集的高频数字信号分别通过A/D数字采集模块进行第一次降频，FPGA收发接口经混频与滤波器输入控制模块配置后信号通过FPGA进行第二次降频，每个通道产生16路频率为原信号的1/16的最终频率信号，最后通过混频与滤波器输入控制模块对各通道的16路信号鉴相、抽取，最终通过并行滤波模块并行滤波。本发明解决了宽带雷达信号数字下变频器设计中带宽限制严格、数据传输速率低、数字信号处理实时性差等问题。
文档编号H03D7/16GK103001586SQ20121053467
公开日2013年3月27日 申请日期2012年12月12日 优先权日2012年12月12日
发明者翟恒峰, 赵婵娟, 郭世杰, 邢冠培, 徐光辉 申请人:上海航天测控通信研究所