专利名称：基于可逆逻辑门的可逆主从rs触发器的制作方法
技术领域：
本发明涉及信息领域低功耗的可逆逻辑电路，特别是基于可逆逻辑门替换和垃圾位重新利用的可逆主从RS触发器。
背景技术：
传统不可逆电路由于信息的擦除导致能量的消耗，在室温下，尽管能量的散失很少，但其对于低功耗电路设计不能忽略。同时能耗产生的热量对芯片集成度以及计算机的运行速度也造成影响。可逆电路是由可逆逻辑门组成的，输入与输出位数相等，对应真值表满足一一映射功能，输入和输出可逆。可逆电路理论上不丢失输入信息，也不存在热耗散，从理论上有效地解决了计算机芯片的热耗问题。因此，对可逆时序逻辑电路的研究越来越受到重视。量子代价和垃圾位输出位数是衡量可逆逻辑电路性能的重要指标。量子代价是指实现可逆逻辑电路所用的IX I或2X2的量子门的数量，量子代价反映可逆逻辑电路的实现和设计成本，图7的表格所示为常用可逆逻辑门及其对应的量子代价。在可逆逻辑电路中，除期望输出外的剩余输出位称为垃圾位，垃圾位是无用位，垃圾位的存在使电路产生能量散失。图1、图2、图3和图4为四种常用的可逆逻辑门，依次分别为Feynman门、Fredkin门、Toffoli门和Peres门。图1的Feynman门，A为控制位，B为受控位，主要作为某一输入位的复制门对该位进行复制操作，以避免可逆逻辑电路禁止的扇出操作。图2的Fredkin门，也称FRG门或控制交换门，当A=I时，Q=C, R=B,即目标输出的值相互交换，而当A=O时，Q=B，R=C。图5为基于Toffoli门构建的低电平有效的可逆RS触发器，其构建思想是根据传统的基于或非门的RS触发器，通过真值表并选取适合该功能的现有可逆逻辑门为基本组成单元。其量子代价均为10，并且产生2个垃圾位输出。图6为基于一个Peres门构建的可逆RS触发器，它的量子代价为9，并且产生2个垃圾位输出。图8为现有技术中性能较好的一种基于Toffoli门的可逆主从RS触发器，经过Fredkin门控制交换，Feynman门复制信号，当时钟信号CP=I时,经过Fredkin门101的控制交换作用，Toffoli门102和103的目标位输出变量为S、R，主可逆触发器107正常接收输入信号；而Toffoli门105、106的目标位输出全部为0，使从可逆触发器108亦即整个可逆触发器保持原状态不变。而CP=O时，主可逆触发器107状态保持不变，从可逆触发器108工作并接收主可逆触发器107的原状态信号，从而使整个可逆触发器处于某一确定状态。这种基于Toffoli门的可逆主从RS触发器，电路共包含2个可逆RS触发器107、108，4 个 Tofffoli 门 102、103、105 和 106，I 个Fredkin 门 101，I 个 Feynman 门 104 组成。因此，整个触发器的量子代价为gc=2 X 10+4X5+1X5+1X1 =46。量子门为gn=2 X 2+4+1+1=10。垃圾位数为gb=2X2+8 = 12。现有的可逆主从RS触发器优化指标差，量子代价大，垃圾位多。
发明内容
本发明针对现有可逆主从RS触发器的缺陷，提供了一种量子代价小，垃圾位少的基于可逆逻辑门的可逆主从RS触发器。本发明所采用的技术方案如下基于可逆逻辑门的可逆主从RS触发器，其特征在于，包含第一Peres 门；第二 Peres门，该第一 Peres门的第一输出端连接该第二 Peres门的第一输入端；主可逆触发器，该第一 Peres门和该第二 Peres门的第三输出端分别连接主可逆触发器的两个输入端；第三Peres门，该主可逆触发器的第一输出端连接该第三Peres门的第二输入端;第四Peres门，该第三Peres门的第一输出端连接该第四Peres门的第一输入端；该主可逆触发器的第二输出端连接该第四Peres门的第二输入端；从可逆触发器，该第三Peres门和该第四Peres门的第三输出端分别连接该从可逆触发器的两个输入端。上述的基于可逆逻辑门的可逆主从RS触发器，其中，还包含Fredkin门，其第一输出端连接第一 Feynman门的第一输入端；该第一 Feynman门的第一输出端连接该第一 Peres门的第一输入端；该Fredkin门的第二输入端连接第二 Feynman门的第一输入端,该第二 Feynman门的第一输出端连接该第一 Peres门的第三输入端；该第二 Feynman门的第二输出端连接第二 Peres门的第三输入端；该Fredkin门的第三输出端连接第三Feynman门的第一输入端；该第三Feynman门的第一输出端连接该第三Peres门的第三输入端；该第一 Feynman门的第二输出端连接该第三Peres门的第一输入端；该第三Feynman门的第二输出端连接该第四Peres门的第三输入端。上述的基于可逆逻辑门的可逆主从RS触发器，其中，所述主可逆触发器和从可逆触发器均为基于两个Peres门构建的可逆RS触发器。上述的基于可逆逻辑门的可逆主从RS触发器，其中，还包含Feynman门,第一输出端连接该第一 Peres门的第一输入端；第二输出端连接该第三Peres门的第一输入端。上述的基于可逆逻辑门的可逆主从RS触发器，其中，该主可逆触发器和该从可逆触发器均为基于两个Fredkin构建的可逆RS触发器。本发明的基于可逆逻辑门的可逆主从RS触发器和现有技术的主从触发器相比，在量子门数、垃圾位数和量子代价三个重要的性能指标方面都更为优异。
下面结合附图和具体实施方式
来详细说明本发明
图1是现有技术的Feynman门；图2是现有技术的Fredkin门；图3是现有技术的Toffoli门；图4是现有技术的Peres门；图5是现有技术的基于Toffoli门构建的可逆RS触发器；图6是基于一个Toffoli门和一个Peres门构建的可逆RS触发器；图7是各种可逆逻辑门所对应的量子代价；图8是现有的一种基于Toffoli门的可逆主从RS触发器；图9是本发明基于可逆逻辑门的可逆主从RS触发器一个实施例的示意图；图10是本发明中基于两个Peres门构建的可逆RS触发器；图11是本发明基于可逆逻辑门的可逆主从RS触发器另一个实施例的示意图；图12是基于两个Fredkin门构建的可逆RS触发器；图13是本发明和现有技术的性能指标方面的比较。
具体实施例方式为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。实施例1:如图9所示，本发明包含第一Peres 门 2 ；第二 Peres门3,第一 Peres门2的第一输出端连接第二 Peres门3的第一输入端;主可逆触发器7，第一 Peres门2和第二 Peres门3的第三输出端分别连接主可逆触发器7的两个输入端7、I ;第三Peres门5,主可逆触发器7的第一输出端连接第三Peres门5的第二输入端;第四Peres门6,第三Peres门5的第一输出端连接第四Peres门6的第一输入端；主可逆触发器7的第二输出端连接第四Peres门6的第二输入端；从可逆触发器8，第三Peres门5和第四Peres门6的第三输出端分别连接从可逆触发器8的两个输入端Y、Y 0在本发明的其中一个实施例中，还包含Fredkin门I,其第一输出端连接第一 Feynman门9的第一输入端；第一 Feynman门9的第一输出端连接第一 Peres门2的第一输入端；Fredkin门I的第二输入端连接第二 Feynman门10的第一输入端,第二 Feynman门10的第一输出端连接第一 Peres门2的第三输入端；第二 Feynman门10的第二输出端连接第二 Peres门3的第三输入端；Fredkin门I的第三输出端连接第三Feynman门4的第一输入端；第三Feynman门4的第一输出端连接第三Peres门5的第三输入端；第一 Feynman门9的第二输出端连接第三Peres门5的第一输入端；第三Feynman门4的第二输出端连接第四Peres门6的第三输入端。利用Feynman门9对输入变量取反操作得到两个触发器的时钟信号，通过第一Peres门2和第二 Peres门3电路的级联，以及第三Peres门5和第四Peres门6的级联，使电路中的垃圾位得到了充分利用。在本实施例中，主可逆触发器7和从可逆触发器8均为基于两个Peres门构建的可逆RS触发器，其具体结构如图10所示。当时钟信号CP=I时，第一 Peres门2和第二 Peres门3的目标位输出变量为￥、￥ ,即低电平输入有效的主可逆触发器正常接收输入信号；同时，第三Peres门5和第四Peres门6的目标位输出全部为I，使从可逆触发器，亦即整个可逆触发器保持原状态不变。当CP=O时，第一 Peres门2和第二 Peres门3的目标位输出变量全部为1，主可逆 触发器状态保持不变，从可逆触发器8工作并接收主可逆触发器的原状态信号，从而使整个可逆触发器处于某一确定状态。本发明用2个低电平输入有效的可逆RS触发器7、8外加4个Peres门，I个Fredkin门，3个Feynman门组成。其中，主可逆触发器7和从可逆触发器8均为基于两个Peres门的可逆RS触发器，结构如图10所示，将每个门的输出端连接另一个门的控制端，其量子代价减小为8,垃圾位数为2。因此，本发明的基于可逆逻辑门的可逆主从RS触发器，量子代价qc=2X8+4X4+lX5+3Xl = 40。量子门数 gn=2X2+4+l+3 = 12。垃圾位数 gb=2X2+6 =10。除量子门数外，各项指数均比图8所示基于Toffoli门的可逆主从RS触发器更优。实施例2 如图11所示，为本发明的另一个实施例。包含第一Peres 门 2 ；第二 Peres门3,第一 Peres门2的第一输出端连接第二 Peres门3的第一输入端;主可逆触发器7，第一 Peres门2和第二 Peres门3的第三输出端分别连接主可逆触发器7的两个输入端S、R ;第三Peres门5,主可逆触发器7的第一输出端连接第三Peres门5的第二输入端;第四Peres门6,第三Peres门5的第一输出端连接第四Peres门6的第一输入端；主可逆触发器7的第二输出端连接第四Peres门6的第二输入端；从可逆触发器8，第三Peres门5和第四Peres门6的第三输出端分别连接从可逆触发器8的两个输入端S、R。在本发明的其中一个实施例中，还包含Feynman门I,其第一输出端连接第一 Peres门2的第一输入端；其第二输出端连接第三Peres门5的第一输入端。利用Feynman门I对输入变量取反操作得到两个触发器的时钟信号，通过第一Peres门2和第二 Peres门3电路的级联，以及第一 Peres门5和Peres门6的级联,使电路中的垃圾位得到了充分利用。
在本实施例中，主可逆触发器7和从可逆触发器8均为基于两个Fredkin构建的可逆RS触发器，如图12所示。当时钟信号CP=I时,经过Feynman门I得到第一 Peres门2和第二 Peres门3的目标位输出变量S、R，即主可逆触发器7正常接收输入信号；同时，第三Peres门5和第四Peres门6的目标位输出全部为0，使从可逆触发器8亦即整个可逆触发器保持原状态不变。当时钟信号CP=O时,经过Feynman门I得到第一 Peres门2和第二 Peres门3的目标位输出变量0、0，主可逆触发器7状态保持不变，从可逆触发器8工作并接收主可逆触发器7的原状态信号，从而使整个可逆触发器处于某一确定状态。本发明由2个可逆RS触发器7、8外加4个Peres门，I个Feynman门组成。其中，主可逆RS触发器7、从可逆RS触发器8均为基于两个Fredkin门构建的可逆RS触发器；其具体结构如图12所示，将每个门的输出端连接另一个门的控制端，触发器的量子代价为10，垃圾位数为2。因此，本发明实施例的基于可逆逻辑门的可逆主从RS触发器，量子代价qc=2X10+4X4+lXl = 37。量子门数 gn=2X2+4+l = 9。垃圾位数 gb=2X2+6 = 10。图13的表格显示了本发明的主从触发器和图8所示现有技术的主从触发器在量子门数(gn)、垃圾位数(gb)和量子代价(qc)三个重要的性能指标方面的比较，ratel为垃圾位数量减小率，rate2为量子代价减小的比例。由比较结果可以看出，本发明实施例I和实施例2的基于可逆逻辑门的可逆主从RS触发器在整体上优越于图8所示现有技术的主从触发器的性能。其中，本发明实施例2的主从触发器比现有技术减少I个可逆逻辑门，而垃圾位输出数量减少16. 7%，量子代价降低19.6%。因此，采用本发明的可逆主从RS触发器，性能和结构更优。本发明的主从结构触发器在时钟脉冲的下降沿改变状态，优点是无空翻现象。选取指定的可逆RS触发器作为可逆主从RS触发器的单元模块，两个可逆RS触发器的输入包括两种状态变量R、S的原始输入和常量0状态输入，且两种状态的变化受时钟信号的控制；时钟信号需要产生高低电平两种状态并分别控制两个可逆RS触发器的输入变量取值。本发明基于现有的可逆RS触发器结构，采取局部可逆逻辑门替换法和函数功能替换法两种策略完成了基于可逆逻辑门的可逆主从RS触发器，通过电路的级联使垃圾位作为输入重新利用。本发明基于可逆逻辑门替换和垃圾位重新利用的技术思路，同时考虑了可逆逻辑门数、量子代价、垃圾位数三个重要性能指标的优化问题，解决了现有方法的不足，降低了电路资源浪费。以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。
权利要求
1.基于可逆逻辑门的可逆主从RS触发器，其特征在于，包含 第一 Peres 门； 第二 Peres门，该第一 Peres门的第一输出端连接该第二 Peres门的第一输入端；主可逆触发器，该第一 Peres门和该第二 Peres门的第三输出端分别连接该主可逆触发器的两个输入端； 第三Peres门，该主可逆触发器的第一输出端连接该第三Peres门的第二输入端；第四Peres门，该第三Peres门的第一输出端连接该第四Peres门的第一输入端；该主可逆触发器的第二输出端连接该第四Peres门的第二输入端； 从可逆触发器，该第三Peres门和该第四Peres门的第三输出端分别连接该从可逆触发器的两个输入端。
2.根据权利要求I所述的基于可逆逻辑门的可逆主从RS触发器，其特征在于，还包含 Fredkin门，其第一输出端连接第一 Feynman门的第一输入端；该第一 Feynman门的第一输出端连接该第一 Peres门的第一输入端； 该Fredkin门的第二输入端连接第二 Feynman门的第一输入端,该第二 Feynman门的第一输出端连接该第一 Peres门的第三输入端；该第二 Feynman门的第二输出端连接第二Peres门的第三输入端； 该Fredkin门的第三输出端连接第三Feynman门的第一输入端；该第三Feynman门的第一输出端连接该第三Peres门的第三输入端；该第一 Feynman门的第二输出端连接该第三Peres门的第一输入端；该第三Feynman门的第二输出端连接该第四Peres门的第三输入端。
3.根据权利要求2所述的基于可逆逻辑门的可逆主从RS触发器，其特征在于，所述主可逆触发器和从可逆触发器均为基于两个Peres门构建的可逆RS触发器。
4.根据权利要求I所述的基于可逆逻辑门的可逆主从RS触发器，其特征在于，还包含 Feynman门，第一输出端连接该第一 Peres门的第一输入端；第二输出端连接该第三Peres门的第一输入端。
5.根据权利要求4所述的基于可逆逻辑门的可逆主从RS触发器，其特征在于，该主可逆触发器和该从可逆触发器均为基于两个Fredkin构建的可逆RS触发器。
全文摘要
本发明涉及一种基于可逆逻辑门的可逆主从RS触发器，包含第一Peres门；第二Peres门，第一Peres门的第一输出端连接第二Peres门的第一输入端；主可逆触发器，第一Peres门和第二Peres门的第三输出端分别连接主可逆触发器的两个输入端；第三Peres门，其第一输出端连接第三Peres门的第二输入端；第四Peres门，第三Peres门的第一输出端连接第四Peres门的第一输入端；主可逆触发器的第二输出端连接第四Peres门的第二输入端；从可逆触发器，第三Peres门和第四Peres门的第三输出端分别连接从可逆触发器的两个输入端。本发明量子代价低、量子门数少、垃圾位数少，性能优异。
文档编号H03K19/00GK102983841SQ20121055911
公开日2013年3月20日 申请日期2012年12月20日 优先权日2012年12月20日
发明者苏圣超, 章伟, 梁艳 申请人:上海工程技术大学