专利名称：一种适用于无线信道的lt码的译码电路的制作方法
技术领域：
本发明属于数字信号与系统技术领域，涉及适用于无线信道数据传输纠错技术中的的LT码译码电路的实现。具体涉及针对使用固定码率的LT码的译码电路的实现，为一种低复杂度的LT码的译码电路结构。
背景技术：
无论有线通信还是无线通信，通信的目的是把接收方未知的消息迅速而可靠地传送到对方，但如何提高信息传输的可靠性，始终是通信技术非常重要的内容。众所周知，信号在无线信道中传输时会受到噪声、衰落等信道损伤的影响，传输的信号遇到恶劣的信道环境将导致数据出现差错，为保证数据传输的可靠性，信道编码是一种可靠有效的方法，使用信道编码可以有效地保证通信系统的传输可靠性、克服信道中的噪声和干扰等。信道编码根据一定的规律在待发送的信息码元中人为的加入一些必要的校验码元，在接收端，利用这些检验码元与信息码元的规律发现和纠正差错，以提高信息码元传输的可靠性。待发送的码元信息为信息码元，人为的加入多余码元为校验码元。信道编码的目的是试图以最少的校验码元换取最大程度的可靠性的提高。在通信系统中，纠错编码被用来提高信道传输的可靠性和功率利用率。当今所广泛使用的Turbo码和低密度奇偶校验码(LDPC码)，虽具有逼近香农极限的良好性能，但译码复杂度大，硬件实现消耗资源多。Michael Luby指出Luby Transform (LT)码在任何删除信道的性能都是逼近最佳的，LT码的硬判决置信传播(Belief Propagation, BP)译码算法具有较小的译码复杂度，一般地，在应用时，LT码作为无码率编码，译码使用软件实现。在非删除信道下，如果直接使用LT码，译码过程会造成错误传递，导致误码率很高。采用等效删除信道的方法将LT码应用于无线信道是一种可行的方案，一般的，将LT码作为外码，级联具有检错功能的内码，级联码即可应用于无线信道，内码将无线信道等效为删除信道，这样LT码在删除信道下的优秀性能得以体现，目前该解决方案尚未硬件实现。本发明提出一种LT码译码电路，解决LT码依赖于软件译码的局限，使用固定码率的LT码，译码之前数据数据先经过校验电路得到错误数据和错误位置，对错误删除后再通过译码电路译码，译码电路的实现基于LT码的BP译码算法，实现一种具有低复杂度的译码电路，将LT码译码付诸于硬件实现具有重要的理论意义和应用价值。
发明内容
本发明目的是实现LT码译码电路，使LT码适用于无线通信系统，解决LT码依赖于软件实现译码的局限。本发明的技术方案是一种适用于无线信道的LT码译码电路，包括控制模块、度模块、生成矩阵模块、度搜索模块、生成矩阵列搜索模块、关联搜索模块、校验模块、数据模块和译码输出模块。本发明的设计思想是使用固定码率的LT码，将LT码的生成矩阵(KXN的矩阵，K为输入数据包个数，N为编码后数据包个数，数据包长度可以是单比特或多比特)和度分布矩阵(IXN的矩阵，矩阵中存储度的值，该矩阵中度服从度分布函数)存储于生成矩阵模块和度分布模块中，输入数据包长度为N，输入数据包经过校验模块后，若校验正确则保留该数据包，若校验有错误，则将该数据包值置为O，校验后将数据包存入待译码数据模块，度搜索模块搜索出度分布模块中某个度等于I的存储地址AD，生成矩阵列搜索模块搜索出生成矩阵中第Ad列数据等于I的存储地址Ae，将数据模块中地址Ad存储的数据Da赋值给译码输出模块地址为Ae的位置，此数据即为译码第一次循环过程的译码输出，关联搜索模块搜索出生成矩阵第Ae行数据等于I的所有存储地址AGk(k=l，2，3，..，M，M为该行中数据I的个数)，控制模块将生成矩阵模块中第Ae行、第AGk(k=l，2，3，..，Μ)列的数据I置为O，将度模块中地址等于AGk (k=l，2，3，..，M)的存储位置的数据减1，将数据模块中存储地址为AGk (k=l，2，3，..，Μ)的数据与Da按位异或得到更新值，以上描述为译码的一次循环过程，控制模块中的计数器从O计数到K-1，每计数一次上述过程重复一次，直至计数到K-1，则循环结束，译码终止，若尚未计数到K-1，度分布模块不存在度等于I存储地址，译码也终止。度分布是LT码性能好坏的关键，对于不同的码率，需要有不同的度分布保证LT码有优良的性能，选择2的幂(1，2，4，…)或斐波那契数(1，2，3，5，…)作为度的值，度分布函数通过使用进化策略优化后得到，使得不同的码率都有对应于该码率的最优的度分布。进化策略是常用的求解参数优化问题的方法，它模仿生物进化原理，假设不论基因发生何种变化，产生的结果总遵循零均值、某一方差的高斯分布。典型的进化策略有自然进化策略(Natural Evolution Strategy, NES)、自适应协方差矩阵进化策略(Covariance MatrixAdaptation Evolution Strategy, CMA-ES)等。本发明的特点如下:LT码码率固定；度搜索模块和生成矩阵列搜索模块可以由数据选择器和比较器构成，搜索简单易实现； 关联搜索模块实现关联搜索电路复用，减少了资源利用；度分布函数可以由进化策略优化得到。
图1为通信系统收发机结构图；图2为LT码的译码电路结构图；图3为控制模块结构示意图；图4为度搜索电路示意图；图5为生成矩阵列搜索电路示意图；图6为关联搜索电路示意图。
具体实施例方式下面结合附图与具体实施方式
对本技术方案进一步说明如下:通信系统收发机结构图如图1所示，可以清晰地看出LT码在通信系统中的位置，LT编码在发射机部分的信源之后，调制之前，用于提高数据传输的可靠性；在接收机部分LT译码在解调之后、信宿之前。LT译码可对应于LDPC译码电路。
本发明的LT码译码电路示意图如图2所示，它包括控制模块、度模块、生成矩阵模块，度搜索模块，生成矩阵列搜索模块，关联搜索模块，校验模块，数据模块，译码输出模块等。译码开始时，控制模块首先初始化度模块和生成矩阵模块，输入数据包经过校验模块后，若校验正确则保留该数据包，若校验有错误，则将该数据包值置为0，校验后将数据包存入待译码数据模块，度搜索模块返回度模块中某一个度为I的存储地址ad，生成矩阵搜索模块返回生成矩阵模块中第Ad列数据等于I的存储地址Ae，将数据模块中地址Ad存储的数据Da赋值给译码输出模块地址为Ae的位置，关联搜索模块返回生成矩阵模块中第Ae行数据等于I的所有存储地址AGk(k=l，2，3，..，Μ)，控制模块将生成矩阵模块中第Ae行、第AGk(k=l, 2，3，..，Μ)列的数据I置为0，将度模块中地址等于AGk(k=l，2，3，..，Μ)的存储位置的数据减I，将数据模块中存储地址为AGk (k=l，2，3，..，Μ)的数据与Da按位异或得到更新值，以上描述为译码的一次循环过程，控制模块中的计数器从O计数到Κ-1，每计数一次上述过程重复一次，直至计数到Κ-1，则循环结束，译码终止，若尚未计数到Κ-1，度分布模块不存在度等于I存储地址，译码也终止。为更好地理解本发明，下面结合本发明具体实施方法对LT码译码电路主要模块及其处理方式作出详细描述。控制模块结构示意图如图3所示，控制模块是译码电路的核心模块，控制译码电路的正常工作，控制模块主要由状态机控制，每一次译码循环，状态机内部计数器将计数值加1，控制模块的运行过程如下:1、初始化，状态机输出度搜索使能有效信号；2、度搜索完成信号有效后，输入度地址暂存于控制器中；3、输出度地址，将待译码数据模块中对应地址的数据Da暂存于控制模块中；4、输出生成矩阵列搜索使能有效信号，生成矩阵列搜索完成信号有效后，输入列地址暂存于控制模块中；5、根据列地址，将Da输出到译码输出模块中地址值等于列地址值的位置；6、关联搜索使能有效，待关联搜索完毕后，将关联地址暂存于控制模块中；7、输出关联地址，度更新使能信号输出有效，生成矩阵更新使能信号有效，待译码数据更新使能信号有效；8、完成更新，进入下一次循环。度搜索电路示意图如图4所示，主要由比较器和数据选择器构成，将度分布模块中的度依次与I做比较，若度等于I则输出对应的地址，若搜索完毕后没有等于I的度则输出N，输出N表示度分布模块中不存在等于I的度。生成矩阵列搜索电路示意图如图5所示为，将生成矩阵的列每4比特一组，若不够4比特后面添0凑成4比特，共分成η组，和0做比较，若不等于0，输出m，m为分组序号，用4m加上与该分组序号相应的分组值即得到列地址。关联搜索电路示意图如图6所示，将生成矩阵的行分成每8比特一组，若不够8比特后面添0凑成8比特，将此8比特数据和0x01、0x02、0x04…0x80分别按位与后的结果通过比较器和0做比较，再通过数据选择器，若比较后的结果为0，则表示该地址数据不是1，数据选择器输出0，否则输出该地址值。关联搜索电路在搜索时得到复用，有效减小了搜索所利用的资源。校验电路使用CRC校验，CRC校验使用查表的方式进行，若输入数据正确，错误指示输出0，否则错误指示输出1。度分布、生成矩阵、待译码数据和译码输出数据均存储于RAM中。
权利要求
1.一种适用于无线信道的LT码译码电路，其特征是包括控制模块、度模块、生成矩阵模块、度搜索模块、生成矩阵列搜索模块、关联搜索模块、校验模块、数据模块和译码输出模块； 译码的一次循环过程为: 译码开始时，控制模块首先初始化度模块和生成矩阵模块； 输入数据包经校验模块，若校验正确则保留该数据包，若校验有错误，则将该数据包值置为0 ; 校验后保留的数据包存入待译码数据模块； 度搜索模块返回度模块中某一个度为I的存储地址Ad ;生成矩阵搜索模块返回生成矩阵模块中第Ad列数据等于I的存储地址Ae ;数据模块中地址Ad存储的数据Da赋值给译码输出模块地址为Ae的位置；关联搜索模块返回生成矩阵模块中第Ae行数据等于I的所有存储地址六6,&=1，2，3，..，M)； 控制模块:将生成矩阵模块中第Ae行、第AGk(k=l，2，3，..，Μ)列的数据I置为O，将度模块中地址等于AGk (k=l，2，3，..，M)的存储位置的数据减1，将数据模块中存储地址为AGk (k=l, 2，3，..，Μ)的数据与Da按位异或得到更新值； 以上为译码的一次循环过程；控制模块中的计数器从O计数到K-1，每计数一次上述过程重复一次，直至计数到Κ-1，则循环结束，译码终止，若尚未计数到Κ-1，度分布模块不存在度等于I存储地址，译码终止。
2.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述控制模块控制译码电路的正常工作；控制模块受状态机控制，每一次译码循环，状态机内部计数器将计数值加I，控制模块的运行过程如下: 1)初始化，状态机输出度搜索使能有效信号； 2)度搜索完成信号有效后，输入度地址暂存于控制器中； 3)输出度地址，将待译码数据模块中对应地址的数据Da暂存于控制模块中； 4)输出生成矩阵列搜索使能有效信号，生成矩阵列搜索完成信号有效后，输入列地址暂存于控制模块中； 5)根据列地址，将Da输出到译码输出模块中地址值等于列地址值的位置； 6)关联搜索使能有效，待关联搜索完毕后，将关联地址暂存于控制模块中； 7)输出关联地址，度更新使能信号输出有效，生成矩阵更新使能信号有效，待译码数据更新使能信号有效； 8)完成更新，进入下一次循环。
3.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述度搜索电路将度分布模块中的度依次与I做比较，若度等于I则输出对应的地址，若搜索完毕后没有等于I的度则输出N,输出N表不度分布模块中不存在等于I的度。
4.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述生成矩阵列搜索电路将生成矩阵的列每4比特一组，若生成矩阵的列数不够4比特，则在后面添O凑成4比特；共分成η组，它们和O做比较，若不等于O，则输出分组序号m，用4m加上与该分组序号相应的分组值即得到列地址。
5.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述关联搜索电路将生成矩阵的行分成每8比特一组，若生成矩阵的行数不够8比特，则在后面添O凑成8比特；将此8比特数据和0x01、0x02、0x04、->0x80分别按位与后的结果通过比较器和O做比较，再通过数据选择器；若比较后的结果为0，则表示该地址数据不是1，数据选择器输出O，否则输出该地址值。
6.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述校验电路使用CRC校验，CRC校验使用查表的方式进行，若输入数据正确，错误指示输出0，否则错误指不输出I。
7.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是所述度、生成矩阵、待译码数据和译码输出数据均存储于RAM中。
8.根据权利要求1所述的适用于无线信道的LT码译码电路，其特征是本LT码译码电路使用固定码率的LT码，将LT码的生成矩阵和度分布矩阵分别对应存储于生成矩阵模块和度分布模块中；所述LT码的生成矩阵是KXN的稀疏矩阵，K为输入数据包个数，N为编码后数据包个数，数据包长度可以是单比特或多比特；所述度分布矩阵是IXN的矩阵，矩阵中存储度的值，该矩阵中度服从度分布函数。
全文摘要
一种适用于无线信道的LT码译码电路，该译码器电路结构适用于无线信道，该LT码译码器电路结构包括控制电路、度存储电路、生成矩阵存储电路、度搜索电路、生成矩阵列搜索电路、关联搜索电路、校验电路以及待译码数据存储电路。该译码器电路结构使用固定码率的LT码，输入数据包经过校验后将错误数据包置0，同时将错误位置传递给控制模块，然后进行译码，译码过程按照置信传播的方法进行，关联搜索电路中实现搜索电路的复用，减少了硬件资源。LT码译码电路解决了LT码依赖于软件译码的局限。
文档编号H03M13/11GK103095310SQ20121059030
公开日2013年5月8日 申请日期2012年12月31日 优先权日2012年12月31日
发明者张萌, 唐磊, 吴建辉, 刘昊, 李红, 潘旭, 李古月, 蔡琰, 彭茜茜 申请人:东南大学