专利名称：反相器器件、与非器件、或非器件、及包括它们的逻辑器件的制作方法
技术领域：
本公开涉及反相器器件、NAND(与非)器件和/或N0R(或非)器件。更具体地，本公开涉及包括石墨烯(graphene)的反相器器件、NAND器件和/或NOR器件，和/或包括反相器器件、NAND器件和/或NOR器件的逻辑器件。
背景技术：
石墨烯是一种具有其中碳被六角组合的结构的化合物，并且是用于取代基础电子材料的下一代新材料。在石墨烯中，电子具有比在硅中快100倍的移动速度，从而石墨烯被作为能够显著提高信息处理速度的材料而被关注。
发明内容
提供包括石墨烯的反相器器件、NAND器件和/或NOR器件，和/或包括反相器器件、NAND器件和/或NOR器件的逻辑器件。为了使用石墨烯设计逻辑电路，期望开发一种石墨烯晶体管。然而，鉴于石墨烯的独特的性质，当使用石墨烯制造晶体管时，与硅晶体管相比较，显著减少了石墨烯晶体管的导通/截止(on/off)比，从而在设计逻辑电路时受到限制。根据示例实施例，反相器(inverter)器件包括输入端子和输出端子，该反相器器件被配置为反转(invert)来自输入端子的信号并在输出端子输出反转信号(invertedsignal)，该反相器器件包括:二极管器件，包括连接到反相器器件的输入端子的控制端子、连接到逻辑高电平电压端子的阳极端子、以及连接到反相器器件的输出端子的阴极端子，其中，二极管器件被配置为根据施加到控制端子的电压导通或截止。当低电平电压被施加到控制端子时，二极管器件可被导通，而当逻辑高电平电压被施加到控制端子时，二极管器件被截止。当低电平电压被施加到输入端子时，二极管器件可以被导通，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到输入端子时，二极管器件可以被截止，从而低电平电压可以被输出到输出端子。反相器器件还可以包括阻性器件(resistive device)，其连接在输出端子和低电平电压端子之间。当低电平电压被施加到输入端子时，二极管器件可以被导通，并且可以从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到输入端子时，二极管器件可以被截止，并且可以从低电平电压端子到阻性器件形成电流通路，从而低电平电压可以被输出到输出端子。根据另一个示例实施例，NAND器件包括第一输入端子、第二输入端子、以及输出端子，该NAND器件被配置为基于来自第一输入端子和第二输入端子的信号执行NAND运算，并将NAND运算的结果输出到输出端子，该NAND器件包括:第一二极管器件，包括第一控制端子、第一阳极端子、以及第一阴极端子，第一二极管器件被配置为根据施加到第一控制端子的电压导通或截止；以及第二二极管器件，包括第二控制端子、第二阳极端子、以及第二阴极端子，第二二极管器件被配置为根据施加到第二控制端子的电压导通或截止，其中，第一二极管器件和第二二极管器件并联连接在逻辑高电平电压端子和输出端子之间。第一二极管器件的第一控制端子可以连接到NAND器件的第一输入端子，第一二极管器件的第一阳极端子可以连接到逻辑高电平电压端子，而第一二极管器件的第一阴极端子可以连接到NAND器件的输出端子，并且第二二极管器件的第二控制端子可以连接到NAND器件的第二输入端子，第二二极管器件的第二阳极端子可以连接到逻辑高电平电压端子，而第二二极管器件的第二阴极端子可以连接到NAND器件的输出端子。当低电平电压被施加到第一控制端子时，第一二极管器件可以被导通，而当逻辑高电平电压被施加到第一控制端子时，第一二极管器件可以被截止，并且当低电平电压被施加到第二控制端子时，第二二极管器件可以被导通，而当逻辑高电平电压被施加到第二控制端子时，第二二极管器件可以被截止。当低电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件和第二二极管器件中的至少一个可以被导通，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者可以被截止，从而低电平电压可以被输出到输出端子。NAND器件还可以包括阻性器件，其连接在输出端子和低电平电压端子之间。当低电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件和第二二极管器件中的至少一个可以被导通，并且可以从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者可以被截止，并且可以从低电平电压端子到阻性器件形成电流通路，从而低电平电压可以被输出到输出端子。根据另一个示例实施例，NOR器件包括第一输入端子、第二输入端子、以及输出端子，该NOR器件被配置为基于来自第一输入端子和第二输入端子的信号执行NOR运算，并将NOR运算的结果输出到输出端子，该NOR器件包括:第一二极管器件，包括第一控制端子、第一阳极端子、以及第一阴极端子，第一二极管器件被配置为根据施加到第一控制端子的电压导通或截止；以及第二二极管器件，包括第二控制端子、第二阳极端子、以及第二阴极端子，第二二极管器件被配置为根据施加到第二控制端子的电压导通或截止，其中，第一二极管器件和第二二极管器件串联连接在逻辑高电平电压端子和输出端子之间。第一二极管器件的第一控制端子可以连接到NOR器件的第一输入端子，第一二极管器件的第一阳极端子可以连接到逻辑高电平电压端子，而第一二极管器件的第一阴极端子可以连接到第二二极管器件的第二阳极端子，并且第二二极管器件的第二控制端子可以连接到NOR器件的第二输入端子，第二二极管器件的第二阳极端子可以连接到第一二极管器件的第一阴极端子，而第二二极管器件的第二阴极端子可以连接到NOR器件的输出端子。
当低电平电压被施加到第一控制端子时，第一二极管器件可以被导通，而当逻辑高电平电压被施加到第一控制端子时，第一二极管器件可以被截止，并且当低电平电压被施加到第二控制端子时，第二二极管器件可以被导通，而当逻辑高电平电压被施加到第二控制端子时，第二二极管器件可以被截止。当低电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者可以被导通，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件或第二二极管器件可以被截止，从而低电平电压可以被输出到输出端子。NOR器件还可以包括阻性器件，其连接在输出端子和低电平电压端子之间。当低电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者可以被导通，并且可以从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压可以被输出到输出端子，并且当逻辑高电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件或第二二极管器件可以被截止，并且可以从低电平电压端子到阻性器件形成电流通路，从而低电平电压可以被输出到输出端子。根据示例实施例，受控(controlled)反相器器件包括:二极管器件，包括连接到反相器器件的输入端子的控制端子、连接到控制信号的阳极端子、以及连接到反相器器件的输出端子的阴极端子，其中，二极管器件被配置为根据施加到控制端子的电压和控制信号导通或截止。控制信号可以是参考电压。控制信号还可以是逻辑高电平电压。
从以下结合附图对示例实施例的描述中，这些和/或其它方面将变得更加清楚和容易理解，在附图中:图1是根据示例实施例的二极管器件的截面图；图2是图1的二极管器件的电路图；图3是根据施加到图2的二极管器件的控制端子的控制电压的变化的电压-电流曲线图；图4是根据示例实施例的反相器器件的电路图；图5是根据示例实施例的NAND器件的电路图；图6是根据示例实施例的NOR器件的电路图；图7到图9是根据示例实施例的逻辑器件的电路图；图10到图12是根据另一个示例实施例的逻辑器件的电路图；和图13到图15是根据另一个示例实施例的逻辑器件的电路图。
具体实施例方式现在将详细参考示例实施例,其示例示出在附图中。关于这一点，本示例实施例可以具有不同的形式，并且不应当被解释为限制于这里所阐述的描述。而是，这些示例实施例被提供从而本公开将是全面和完整的，并且将向本领域技术人员完全地传达本发明的概念。在附图中，为了清楚，每个组件的大小可以被夸大，并且相似的参考标号表示相似的元素。在以下描述中使用的术语或词语具有本领域中通用的或一般的含义。例如，术语“至少一个”是指一个或多个，并且因此，可以指示单数形式或多数形式。如这里所使用的，术语“和/或”包括一个或多个相关联的列出的项目的任何以及全部的组合。诸如“中的至少一个”的表达，当出现在一列元素之后时，改变整个元素列表而没有改变列表中的单个元素。图1是根据示例实施例的二极管器件TD的截面图。图2是图1的二极管器件TD的电路图。参考图1，二极管器件TD可以包括石墨烯层10、上(upper)栅极电极20、上绝缘层30、下(lower)栅极电极40、下绝缘层50、以及阴极/阳极电极60。石墨烯层10可以包括由碳形成的单一层或组合层(composite layer)。电流可以流入石墨烯层10，并且可以基于两种类型的载荷子(charge carriers) ( S卩，电子和空穴)中选择的一类来生成。流入石墨烯层10的电流可以由上栅极电极20和/或下栅极电极40的控制电压Vg来控制。上栅极电极20可以形成在石墨烯层10的上表面(top surface),而下栅极电极40可以形成在石墨烯层10的下表面(bottom surface)。上绝缘层30可以形成在上栅极电极20和阳极/阴极电极60之间，以及形成在上栅极电极20和石墨烯层10之间。下绝缘层50可以形成在下栅极电极40和石墨烯层10之间。上栅极电极20可以包括形成在石墨烯层10的第一区域P上面的第一电极21和形成在石墨烯层10的第二区域η上面的第二电极22。上栅极电极20是二极管器件TD的控制端子(参考图2的CT)，而二极管器件TD的特性可以通过上栅极电极20的控制电压Vg来改变。通过上栅极电极20的第一电极21和第二电极22接收的控制电压Vg可以改变石墨烯层10的特性。例如，当低电平电压被施加到第一电极21、并且逻辑高电平电压被施加到第二电极22时，石墨烯层10的第一区域P被改为P型石墨烯区域，而石墨烯层10的第二区域η被改为η型石墨烯区域。因此,石墨烯层10可以形成ρ-η结(p_n junction),从而用作p-n 二极管。当逻辑高电平电压被施加到第一电极21、并且低电平电压被施加到第二电极22时，石墨烯层10的第一区域P可以改为η型石墨烯区域，而石墨烯层10的第二区域η可以改为P型石墨烯区域。逻辑高电平电压可以称为高电平电压。如上所述，二极管器件TD的功能可以根据控制电压Vg的变化而改变。然而在本示例实施例中，假设低电平电压被施加到第一电极21、逻辑高电平电压被施加到第二电极22、以及下电极(lower electrode)连接到接地端，从而二极管器件TD用作包括阳极端子A和阴极端子C的p-n 二极管。图2是根据前述假设的二极管器件TD的电路图。参考图2，二极管器件TD可以包括控制端子CT、阳极端子A和阴极端子C。如上所述，根据施加到控制端子CT的控制电压Vg是正还是负，可以改变二极管器件TD的功能。例如，根据施加到控制端子CT的控制电压Vg的绝对值的增加，可以改变在二极管器件TD中建立的电势。
图3是根据施加到图2的二极管器件TD的控制端子CT的控制电压Vg的变化的1-V(电流-电压)曲线的图形。参考图2和图3，当控制电压Vg是OV时，二极管器件TD的内电压(internalvoltage)是0V。因此，当5V的工作电压被施加在阳极端子A和阴极端子C之间时，工作电流可以流入二极管器件TD。当控制电压Vg是5V时，二极管器件TD的内电压是5V，因此，为了克服二极管器件TD中的能量势鱼(energy barrier),至少5V的电压必须被施加在阳极端子A和阴极端子C之间。为了允许工作电流流入二极管器件TD，作为内电压(即，5V)和工作电压(即，5V)的总和的IOV电压必须被施加在阳极端子A和阴极端子C之间。图2的二极管器件TD可以根据控制电压Vg的变化而工作或不工作。例如，二极管器件可以用作可调(tunable) 二极管器件，其根据控制电压Vg导通或截止。图4是根据示例实施例的反相器器件的电路图。参考图4，反相器器件可以包括输入端子IN、输出端子OUT、以及二极管器件TD，并且可以通过反转输入端子IN的信号并将其输出到输出端子OUT来执行反相(inversion)功能。需要注意到，可调二极管器件被用来实现反相器器件。例如，如图2中所示，可调二极管器件可以对应于二极管器件TD，二极管器件TD包括控制端子CT、阳极端子A和阴极端子C。二极管器件TD的控制端子CT可以连接到反相器器件的输入端子IN。因此，根据施加到反相器器件的输入端子IN的输入电压，改变施加到二极管器件TD的控制端子CT的控制电压Vg，从而改变二极管器件TD的内电压，然后二极管器件TD被导通或截止。二极管器件TD的阳极端子A可以连接到逻辑高电平电压端子VDD，而二极管器件TD的阴极端子C可以连接到反相器器件的输出端子OUT。逻辑高电平电压可以称为高电平电压。高电平电压端子VDD可以将内电压和/或工作电压施加到二极管器件TD，并且根据从高电平电压端子VDD供给的电压，二极管器件TD可以导通或截止，从而高电平电压或低电平电压可以被输出到输出端子OUT。例如，当低电平电压被施加到二极管器件TD的控制端子CT时，二极管器件TD具有较低的内电压。由于二极管器件TD的阳极端子A连接到高电平电压端子VDD，二极管器件TD被导通，从而工作电压从二极管器件TD的阳极端子A流到阴极端子C。因此，高电平电压可以输出到反相器器件的输出端子OUT。当高电平电压被施加到二极管器件TD的控制端子CT时，二极管器件TD具较高的内电压。虽然二极管器件TD的阳极端子A连接到高电平电压端子VDD，从高电平电压端子VDD施加到阳极端子A的电压等于或小于内电压，从而二极管器件TD被截止。因此，低电平电压可以输出到输出端子OUT。如上所述，反相器器件以这样的方式配置，其中，二极管器件TD根据施加到反相器器件的输入端子IN的输入电压而被导通或截止，并且因此，与输入电压相反的输出电压可以输出到输出端子0UT，通过这样做，可以执行反相器器件的反相功能。反相器器件还可以包括阻性器件R，其连接在输出端子OUT和低电平电压端子VSS之间。阻性器件R可以以除了一般的传导线以外的各种方式来实现。例如，阻性器件R可以通过使用可调二极管器件来实现，在这种情况下，可调二极管器件可以被配置为响应于负电压而导通。替换地，阻性器件R可以通过使用图2的二极管器件TD来实现。当相同的负电压(或相同的正电压)被施加到二极管器件TD的上栅极电极20的全部第一电极21和第二电极22时，全部石墨烯层10的第一区域P和石墨烯层10的第二区域η被改为ρ型石墨烯区域(或η型石墨烯区域)，在这种情况下，石墨烯层10可以用作阻性器件R。现在将详细描述图4的反相器器件的操作。假设5V被施加到逻辑高电平电压端子VDD，地电压(即，0V)被施加到低电平电压端子VSS，则二极管器件TD根据图3中所示的特性进行操作，并且可以忽略由二极管器件TD造成的电压降。当反相器器件的输入电压是OV ( S卩，低电平电压)时，二极管器件TD的工作电压是0V。逻辑高电平电压端子VDD的5V被递送到二极管器件TD的阳极端子Α，从而二极管器件TD被导通，并且工作电流流入二极管器件TD。因此，可以从逻辑高电平电压端子VDD到阻性器件R形成电流通路。通过这样做，反相器器件的输出端子OUT可以上拉(pulled-up)到逻辑高电平电压端子VDD的5V，从而OV的输入电压可以反转到5V的输出电压。当反相器器件的输入电压是5V( S卩，高电平电压)时，二极管器件TD的工作电压是5V。虽然高电平电压端子VDD的5V被递送到二极管器件TD的阳极端子A，施加到二极管器件TD的电压等于或小于工作电压，从而二极管器件TD被截止。因此，可以从低电平电压端子VSS到阻性器件R形成电流通路。通过这样做，反相器器件的输出端子OUT可以下拉(pulled-down)到低电平电压端子VSS的0V，从而5V的输入电压可以反转到OV的输出电压。根据另一个示例实施例，二极管器件TD的阳极端子A可以连接到控制信号。控制信号可以是参考电压、或逻辑高电平电压端子VDD的电压电平。根据从控制信号供给的电压，二极管器件TD可以被导通或截止，从而逻辑高电平电压或逻辑低电平电压可以被输出到输出端子OUT。当控制信号为低时，二极管器件均不被导通，而不管反相器器件的输入电压如何。当控制信号为高(例如5V)时，二极管器件如上所述基于反相器器件的输入电压而被导通。当控制信号高于二极管器件的内电压时，例如当控制信号高于施加到反相器器件的输入端子的输入电压时，二极管器件被导通，而不管反相器器件的输入电压如何。例如，如果控制信号是0V，则二极管器件不被导通。如果控制信号是5V而反相器器件的输入电压是0V，则二极管器件被导通，并且工作电流流入二极管器件TD。因此，可以从逻辑高电平电压端子VDD到阻性器件R形成电流通路。通过这样做，反相器器件的输出端子OUT可以上拉到逻辑高电平电压端子VDD的5V，从而OV的输入电压可以反转到5V的输出电压。如果控制信号是5V而反相器器件的输入电压是5V，则施加到二极管器件TD的电压等于或小于工作电压，从而二极管器件TD被截止。因此，可以从低电平电压端子VSS到阻性器件R形成电流通路。通过这样做，反相器器件的输出端子OUT可以下拉到低电平电压端子VSS的0V，从而5V的输入电压可以反转到OV的输出电压。最终，如果控制信号是10V,则二极管器件被导通，而不管输入电压是OV还是5V。图5是根据示例实施例的NAND器件的电路图。参考图5，NAND器件可以包括第一输入端子IN1、第二输入端子IN2、输出端子OUT、第一二极管器件TDl、以及第二二极管器件TD2，并且可以基于来自第一输入端子INl和第二输入端子IN2的信号执行NAND递算，然后将NAND运算的结果输出到输出端子OUT。需要注意到，作为可调二极管器件的第一二极管器件TDl和第二二极管器件TD2被用来实现NAND器件。如图2中所示，第一二极管器件TDl可以包括第一控制端子CTl、第一阳极端子Al、以及第一阴极端子Cl，并且第二二极管器件TD2可以包括第二控制端子CT2、第二阳极端子A2、以及第二阴极端子C2。第一二极管器件TDl的第一控制端子CTl可以连接到NAND器件的第一输入端子IN1，而第二二极管器件TD2的第二控制端子CT2可以连接到NAND器件的第二输入端子IN2。因此，根据施加到NAND器件的第一输入端子INl的第一输入电压，改变施加到第一二极管器件TDl的第一控制端子CTl的第一控制电压Vg。因此，第一二极管器件TDl的内电压被改变，从而第一二极管器件TDl可以被导通或截止。类似地，根据施加到NAND器件的第二输入端子IN2的第二输入电压，改变施加到第二二极管器件TD2的第二控制端子CT2的第二控制电压Vg，因此，第二二极管器件TD2的内电压被改变，从而第二二极管器件TD2可以被导通或截止。第一二极管器件TDl和第二二极管器件TD2可以并联连接在逻辑高电平电压端子VDD和NAND器件的输出端子OUT之间。逻辑高电平电压可以称为高电平电压。例如，第一二极管器件TDl的第一阳极端子Al可以连接到高电平电压端子VDD，而第一二极管器件TDl的第一阴极端子Cl可以连接到NAND器件的输出端子OUT。第二二极管器件TD2的第二阳极端子A2可以连接到高电平电压端子VDD，而第二二极管器件TD2的第二阴极端子C2可以连接到NAND器件的输出端子OUT。高电平电压端子VDD可以将内电压和/或工作电压施加到第一二极管器件TDl以及到第二二极管器件TD2，并且根据从高电平电压端子VDD供给的电压，第一二极管器件TDl和/或第二二极管器件TD2可以被导通或截止。例如，当低电平电压被施加到第一二极管器件TDl的第一控制端子CTl和第二二极管器件TD2的第二控制端子CT2中的至少一个时，第一二极管器件TDl和第二二极管器件TD2中的至少一个具有较低的内电压。由于第一二极管器件TDl的第一阳极端子Al和第二二极管器件TD2的第二阳极端子A2连接到高电平电压端子VDD，第一二极管器件TDl和第二二极管器件TD2中的至少一个被导通，从而工作电流从第一二极管器件TDl的第一阳极端子Al流到第一阴极端子Cl，或者从第二二极管器件TD2的第二阳极端子A2流到第二阴极端子C2。因此，高电平电压可以输出到NAND器件的输出端子OUT。当高电平电压被施加到全部第一二极管器件TDl的第一控制端子CTl和第二二极管器件TD2的第二控制端子CT2时，第一二极管器件TDl和第二二极管器件TD2具有较高的内电压。虽然第一二极管器件TDl的第一阳极端子Al和第二二极管器件TD2的第二阳极端子A2连接到高电平电压端子VDD，从高电平电压端子VDD施加到第一阳极端子Al和第二阳极端子A2的电压等于或者小于内电压，从而全部第一二极管器件TDl和第二二极管器件TD2被截止。因此，低电平电压可以输出到NAND器件的输出端子OUT。如上所述，NAND器件可以通过这样的方式执行NAND运算:只在施加到第一输入端子INl的第一输入电压和施加到第二输入端子IN2的第二输入电压两者都是高电平电压的情况下才输出低电平电压，然后对于其他的情况输出高电平电压。NAND器件还可以包括阻性器件R，其连接在输出端子OUT和低电平电压端子VSS之间。如上所述，阻性器件R可以以除了一般的传导线以外的各种方式来实现。现在将详细描述图5的NAND器件的操作。假设5V被施加到高电平电压端子VDD，地电压(即，0V)被施加到低电平电压端子VSS，则第一二极管器件TDl和第二二极管器件TD2根据图3中所示的特性进行操作，并且可以忽略由第一二极管器件TDl和第二二极管器件TD2造成的电压降。当NAND器件的第一输入电压是OV(即，低电平电压)，并且NAND器件的第二输入电压是OV ( S卩，低电平电压)时，第一二极管器件TDl的工作电压和第二二极管器件TD2的工作电压都是0V。高电平电压端子VDD的5V被递送到第一二极管器件TDl的第一阳极端子Al、以及第二二极管器件TD2的第二阳极端子A2，从而第一二极管器件TDl和第二二极管器件TD2被导通，并且工作电流流入第一二极管器件TDl和第二二极管器件TD2。可以从高电平电压端子VDD到阻性器件R形成电流通路，并且NAND器件的输出端子OUT可以上拉到高电平电压端子VDD的5V。因此，高电平电压可以输出到NAND器件的输出端子OUT。通过这样做，NAND器件可以对于(0，0)的逻辑输入生成逻辑输出I。当NAND器件的第一输入电压是5V( S卩，高电平电压)，并且NAND器件的第二输入电压是OV(即，低电平电压)时，第一二极管器件TDl的工作电压是5V，而第二二极管器件TD2的工作电压是0V。虽然高电平电压端子VDD的5V被递递到第一二极管器件TDl的第一阳极端子Al，施加到第一二极管器件TDl的电压等于或小于工作电压，从而第一二极管器件TDl被截止。另一方面，由于高电平电压端子VDD的5V被递送到第二二极管器件TD2的第二阳极端子A2，第二二极管器件TD2被导通，并且工作电流流入第二二极管器件TD2。可以从高电平电压端子VDD到阻性器件R形成电流通路，并且NAND器件的输出端子OUT可以上拉到高电平电压端子VDD的5V。因此，高电平电压可以输出到NAND器件的输出端子OUT。通过这样做，NAND器件可以对于(1，0)的逻辑输入生成逻辑输出I。当第一输入电压和第二输入电压中的至少一个是低电平电压时，并联连接的第一二极管器件TDl和第二二极管器件TD2中的至少一个被导通，从而可以从高电平电压端子VDD到阻性器件R形成电流通路，并且高电平电压可以输出到NAND器件的输出端子OUT。因此，在其中NAND器件的第一输入电压是OV ( S卩，低电平电压)，并且NAND器件的第二输入电压是5V ( S卩，高电平电压)的情况下，类似于其中NAND器件的第一输入电压是5V ( S卩，高电平电压)并且NAND器件的第二输入电压是OV (B卩，低电平电压)的情况，NAND器件的输出端子OUT可以上拉到高电平电压端子VDD的5V。因此，NAND器件可以对于(0，I)的逻辑输入生成逻辑输出I。当NAND器件的第一输入电压是5V( S卩，高电平电压)，并且NAND器件的第二输入电压是5V( S卩，高电平电压)时，第一二极管器件TDl和第二二极管器件TD2的工作电压是5V。虽然高电平电压端子VDD的5V被递送到第一二极管器件TDl的第一阳极端子Al和第二二极管器件TD2的第二阳极端子A2，施加到第一二极管器件TDl和第二二极管器件TD2的电压等于或小于工作电压，从而第一二极管器件TDl和第二二极管器件TD2两者被截止。因此，从高电平电压端子VDD到NAND器件的输出端子OUT不形成电流通路，而是，从低电平电压端子VSS到阻性器件R形成电流通路，从而NAND器件的输出端子OUT可以下拉到低电平电压端子VSS的0V。因此，低电平电压输出到NAND器件的输出端子OUT。通过这样做，NAND器件可以对于(1，1)的逻辑输入生成逻辑输出O。
图6是根据示例实施例的NOR器件的电路图。参考图6，NOR器件可以包括第一输入端子IN1、第二输入端子IN2、输出端子OUT、第一二极管器件TDl、以及第二二极管器件TD2，并且可以基于来自第一输入端子INl和第二输入端子IN2的信号执行NOR运算，然后将NOR运算的结果输出到输出端子OUT。需要注意到，作为可调二极管器件的第一二极管器件TDl和第二二极管器件TD2被用来实现NOR器件。如图2中所示，第一二极管器件TDl可以包括第一控制端子CT1、第一阳极端子Al、以及第一阴极端子Cl，并且第二二极管器件TD2可以包括第二控制端子CT2、第二阳极端子A2、以及第二阴极端子C2。第一二极管器件TDl的第一控制端子CTl可以连接到NOR器件的第一输入端子INl，而第二二极管器件TD2的第二控制端子CT2可以连接到NOR器件的第二输入端子IN2。因此，根据施加到NOR器件的第一输入端子INl的第一输入电压，改变施加到第一二极管器件TDl的第一控制端子CTl的第一控制电压Vg。因此，第一二极管器件TDl的内电压被改变，从而第一二极管器件TDl可以被导通或截止。类似地，根据施加到NOR器件的第二输入端子IN2的第二输入电压，改变施加到第二二极管器件TD2的第二控制端子CT2的第二控制电压Vg。因此，第二二极管器件TD2的内电压被改变，从而第二二极管器件TD2可以被导通或截止。第一二极管器件TDl和第二二极管器件TD2可以串联连接在逻辑高电平电压端子VDD和NOR器件的输出端子OUT之间。逻辑高电平电压可以称为高电平电压。例如，第一二极管器件TDl的第一阳极端子Al可以连接到高电平电压端子VDD，而第一二极管器件TDl的第一阴极端子Cl可以连接到第二二极管器件TD2的第二阳极端子A2。第二二极管器件TD2的第二阳极端子A2可以连接到第一二极管器件TDl的第一阴极端子Cl，而第二二极管器件TD2的第二阴极端子C2可以连接到NOR器件的输出端子OUT。高电平电压端子VDD可以将内电压和/或工作电压施加到第一二极管器件TDl以及到第二二极管器件TD2，并且根据从高电平电压端子VDD供给的电压，第一二极管器件TDl和/或第二二极管器件TD2可以被导通或截止。例如，当高电平电压被施加到第一二极管器件TDl的第一控制端子CTl和第二二极管器件TD2的第二控制端子CT2中的至少一个时，第一二极管器件TDl和第二二极管器件TD2中的至少一个具有较高的内电压。虽然第一二极管器件TDl和第二二极管器件TD2连接到高电平电压端子VDD，从高电平电压端子VDD施加到第一二极管器件TDl和第二二极管器件TD2中的至少一个的电压等于或者小于内电压，从而第一二极管器件TDl和第二二极管器件TD2中的至少一个被截止。因此，由于串联连接的第一二极管器件TDl和第二二极管器件TD2中的至少一个被截止，所以低电平电压可以输出到NOR器件的输出端子OUT。当低电平电压被施加到第一二极管器件TDl的第一控制端子CTl和第二二极管器件TD2的第二控制端子CT2两者时，第一二极管器件TDl和第二二极管器件TD2具有较低的内电压。由于第一二极管器件TDl和第二二极管器件TD2连接到高电平电压端子VDD，第一二极管器件TDl和第二二极管器件TD2两者被导通，从而工作电流从第一二极管器件TDl的第一阳极端子Al流到第一阴极端子Cl，并且工作电流从第二二极管器件TD2的第二阳极端子A2流到第二阴极端子C2。因此，高电平电压可以输出到NOR器件的输出端子OUT。如上所述，NOR器件可以通过这样的方式执行NOR运算:只在施加到第一输入端子INl的第一输入电压和施加到第二输入端子IN2的第二输入电压是低电平电压的情况下才输出高电平电压，然后对于除了该情况以外的其他的情况输出低电平电压。NOR器件还可以包括阻性器件R，其连接在输出端子OUT和低电平电压端子VSS之间。如上所述，阻性器件R可以以除了一般的传导线以外的各种方式来实现。现在将详细描述图6的NOR器件的操作。假设5V被施加到高电平电压端子VDD，地电压(即，0V)被施加到低电平电压端子VSS，则第一二极管器件TDl和第二二极管器件TD2根据图3中所示的特性进行操作，并且可以忽略由第一二极管器件TDl和第二二极管器件TD2造成的电压降。当NOR器件的第一输入电压是OV (即，低电平电压)，并且NOR器件的第二输入电压是OV ( S卩，低电平电压)时，第一二极管器件TDl的工作电压和第二二极管器件TD2的工作电压都是0V。高电平电压端子VDD的5V被递送到第一二极管器件TDl的第一阳极端子Al、以及第二二极管器件TD2的第二阳极端子A2，从而第一二极管器件TDl和第二二极管器件TD2均被导通，并且工作电流流入第一二极管器件TDl和第二二极管器件TD2。可以从高电平电压端子VDD到阻性器件R形成电流通路，并且NOR器件的输出端子OUT可以上拉到高电平电压端子VDD的5V。因此，高电平电压可以输出到NOR器件的输出端子OUT。通过这样做，NOR器件可以对于(0，0)的逻辑输入生成逻辑输出I。 当NOR器件的第一输入电压是5V ( S卩，高电平电压)，并且NOR器件的第二输入电压是OV ( S卩，低电平电压)时，第一二极管器件TDl的工作电压是5V，而第二二极管器件TD2的工作电压是0V。虽然高电平电压端子VDD的5V被递送到第一二极管器件TDl的第一阳极端子Al，施加到第一二极管器件TDl的电压等于或小于工作电压，从而第一二极管器件TDl被截止。由于第一二极管器件TDl被截止，高电平电压端子VDD的5V不被递送到NOR器件的输出端子0UT，而不管第二二极管器件TD2被导通还是被截止。可以从低电平电压端子VSS到阻性器件R形成电流通路，并且NOR器件的输出端子OUT可以下拉到低电平电压端子VSS的0V。因此，低电平电压可以输出到NOR器件的输出端子OUT。通过这样做，NOR器件可以对于(1，0)的逻辑输入生成逻辑输出O。当NOR器件的第一输入电压和第二输入电压中的至少一个具有高电平电压时，第一二极管器件TDl和第二二极管器件TD2中的至少一个被截止，从而高电平电压端子VDD的5V不被递送到NOR器件的输出端子OUT。可以从低电平电压端子VSS到阻性器件R形成电流通路，并且NOR器件的输出端子OUT可以下拉到低电平电压端子VSS的0V。因此，低电平电压可以输出到NOR器件的输出端子OUT。因此，在其中NOR器件的第一输入电压是OV (即，低电平电压)，并且NOR器件的第二输入电压是5V( S卩，高电平电压)的情况下，类似于其中NOR器件的第一输入电压是5V(即，高电平电压)并且NOR器件的第二输入电压是OV (B卩，低电平电压)的情况，NOR器件的输出端子OUT可以下拉到低电平电压端子VSS的0V。通过这样做，NOR器件可以对于(0,1)的逻辑输入生成逻辑输出O。在其中NOR器件的第一输入电压是5V( S卩，高电平电压)，并且NOR器件的第二输入电压是5V ( S卩，高电平电压)的情况下，类似于其中NOR器件的第一输入电压是5V ( SP，高电平电压)并且NOR器件的第二输入电压是OV (B卩，低电平电压)的情况，NOR器件的输出端子OUT可以下拉到低电平电压端子VSS的0V。通过这样做，NOR器件可以对于(1，1)的逻辑输入生成逻辑输出O。图7到图9是根据示例实施例的逻辑器件的电路图。参考图7到图9，逻辑器件可以通过使用根据上述示例实施例的NAND器件来实现。如图7中所示，当NAND器件的输入端子彼此连接时，NAND器件可以用作反转随机输入A的反相器器件。如图8中所示，AND (与)器件可以以这样的方式来实现，其中，随机第一输入A和随机第二输入B被输入到第一 NAND器件NAl，然后来自第一 NAND器件NAl的输出通过使用图7的NAND器件被输入到反相器器件NA2。如图9中所示，OR (或)器件可以以这样的方式来实现，其中，随机第一输入A通过使用图7的NAND器件被输入到第一反相器器件NAl，随机第二输入B通过使用图7的NAND器件被输入到第二反相器器件NA2，然后来自第一反相器器件NAl的输出和来自第二反相器器件NA2的输出被输入到第三NAND器件NA3。在逻辑器件可以通过使用包括反相器器件、AND器件、OR器件、等等的各种类型的电路来实现的同时，各种类型的电路可以通过使用NAND器件来实现。因此，各种类型的电路可以通过使用根据一个或多个示例实施例的NAND器件来实现。图10到图12是根据另一个示例实施例的逻辑器件的电路图。参考图10到图12，逻辑器件可以通过使用根据先前示例实施例的NOR器件来实现。如图10中所示，当NOR器件的输入端子彼此连接时，NOR器件可以用作反转随机输入A的反相器器件。如图11中所示，OR器件可以以这样的方式来实现，其中，随机第一输入A和随机第二输入B被输入到第一 NOR器件NOl，然后来自第一 NOR器件NOl的输出通过使用图10的NOR器件被输入到反相器器件N02。如图12中所示，AND器件可以以这样的方式来实现，其中，随机第一输入A通过使用图10的NOR器件被输入到第一反相器器件NOl，随机第二输入B通过使用图10的NOR器件被输入到第二反相器器件N02，然后来自第一反相器器件NOl的输出和来自第二反相器器件N02的输出被输入到第三NOR器件N03。如图10到图12中所示，各种类型的电路可以通过使用NOR器件来实现。因此，各种类型的电路可以通过使用根据一个或多个示例实施例的NOR器件来实现。图13到图15是根据另一个示例实施例的逻辑器件的电路图。图13到图15示出通过使用NAND器件实现的各种类型的电路的示例。图13示出使用NAND器件的全加法器电路，图14示出使用NAND器件的译码器电路，而图15示出使用NAND器件的多路转换器电路。如上所述，根据一个或多个示例实施例的逻辑器件可以通过使用NAND器件来实现，而NAND器件可以通过使用可调二极管器件来实现。因此，能够理解各种类型的电路可以通过使用可调二极管器件来实现。当各种类型的电路通过使用由图2中所示的石墨烯材料形成的可调二极管器件来实现时，六角形结构的石墨烯材料中的真空空间(empty space)可以用作缓冲器(buffer),从而各种类型的电路可以具有对于冲击(shock)的优秀的特性。当电路通过使用石墨稀材料来实现时，电路具有优秀的灵活性，从而电路的电导率不减少，即使电路被弯曲或延展，因此，可以容易地实现柔性电子设备。通过使用石墨烯材料实现的电路可以实现透明的电子设备。应当理解，在那里描述的示例实施例仅应该被认为是描述意义的，而不是为了限定的目的。每个示例实施例内的特征或方面的描述应当典型地被认为可用于其他示例实施例中的其他类似的特征或方面。
权利要求
1.一种反相器器件，包括输入端子和输出端子，该反相器器件被配置为反转来自输入端子的信号并在输出端子输出反转信号，该反相器器件包括: 二极管器件，包括连接到所述反相器器件的输入端子的控制端子、连接到逻辑高电平电压端子的阳极端子、以及连接到所述反相器器件的输出端子的阴极端子， 其中，所述二极管器件被配置为根据施加到所述控制端子的电压导通或截止， 其中，所述二极管器件包括石墨烯材料。
2.如权利要求1所述的反相器器件，其中，当低电平电压被施加到所述控制端子时，所述二极管器件被导通，而当逻辑高电平电压被施加到所述控制端子时，所述二极管器件被截止。
3.如权利要求2所述的反相器器件，其中，当低电平电压被施加到所述输入端子时，所述二极管器件被导通，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压 被施加到所述输入端子时，所述二极管器件被截止，从而低电平电压被输出到所述输出端子。
4.如权利要求1所述的反相器器件，还包括: 阻性器件，连接在所述输出端子和低电平电压端子之间。
5.如权利要求4所述的反相器器件，其中，当低电平电压被施加到所述输入端子时，所述二极管器件被导通，并且从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压被施加到所述输入端子时，所述二极管器件被截止，并且从低电平电压端子到阻性器件形成电流通路，从而低电平电压被输出到所述输出端子。
6.一种逻辑器件，包括如权利要求1所述的反相器器件。
7.—种NAND器件，包括第一输入端子、第二输入端子、以及输出端子，该NAND器件被配置为基于来自第一输入端子和第二输入端子的信号执行NAND运算，并将NAND运算的结果输出到所述输出端子，该NAND器件包括: 第一二极管器件，包括第一控制端子、第一阳极端子、以及第一阴极端子，第一二极管器件被配置为根据施加到第一控制端子的电压导通或截止；以及 第二二极管器件，包括第二控制端子、第二阳极端子、以及第二阴极端子，第二二极管器件被配置为根据施加到第二控制端子的电压导通或截止， 其中，第一二极管器件和第二二极管器件并联连接在逻辑高电平电压端子和所述输出端子之间， 其中，第一二极管器件和第二二极管器件包括石墨烯材料。
8.如权利要求7所述的NAND器件，其中，第一二极管器件的第一控制端子连接到NAND器件的第一输入端子，第一二极管器件的第一阳极端子连接到所述逻辑高电平电压端子，而第一二极管器件的第一阴极端子连接到所述NAND器件的输出端子，并且 第二二极管器件的第二控制端子连接到所述NAND器件的第二输入端子，第二二极管器件的第二阳极端子连接到所述逻辑高电平电压端子，而第二二极管器件的第二阴极端子连接到所述NAND器件的输出端子。
9.如权利要求8所述的NAND器件，其中，当低电平电压被施加到第一控制端子时，第一二极管器件被导通，而当逻辑高电平电压被施加到第一控制端子时，第一二极管器件被截止，并且 当低电平电压被施加到第二控制端子时，第二二极管器件被导通，而当逻辑高电平电压被施加到第二控制端子时，第二二极管器件被截止。
10.如权利要求9所述的NAND器件，其中，当低电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件和第二二极管器件中的至少一个被导通，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者被截止，从而低电平电压被输出到所述输出端子。
11.如权利要求8所述的NAND器件，还包括: 阻性器件，连接在所述输出端子和低电平电压端子之间。
12.如权利要求11所述的NAND器件，其中，当低电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件和第二二极管器件中的至少一个被导通，并且从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者被截止，并且从低电平电压端子到阻性器件形成电流通路，从而低电平电压被输出到所述输出端子。
13.一种逻辑器件，包括如权利要求7所述的NAND器件。
14.一种NOR器件，包括第一输入端子、第二输入端子、以及输出端子，该NOR器件被配置为基于来自第一输入端子和第二输入端子的信号执行NOR运算，并将NOR运算的结果输出到所述输出端子，该NOR器件包括: 第一二极管器件，包括第一控制端子、第一阳极端子、以及第一阴极端子，第一二极管器件被配置为根据施加到第一控制端子的电压导通或截止；以及 第二二极管器件，包括第二控制端子、第二阳极端子、以及第二阴极端子，第二二极管器件被配置为根据施加到第二控制端子的电压导通或截止， 其中，第一二极管器件和第二二极管器件串联连接在逻辑高电平电压端子和所述输出端子之间， 其中，第一二极管器件和第二二极管器件包括石墨烯材料。
15.如权利要求14所述的NOR器件，其中，第一二极管器件的第一控制端子连接到所述NOR器件的第一输入端子，第一二极管器件的第一阳极端子连接到所述逻辑高电平电压端子，而第一二极管器件的第一阴极端子连接到第二二极管器件的第二阳极端子，并且 第二二极管器件的第二控制端子连接到所述NOR器件的第二输入端子，第二二极管器件的第二阳极端子连接到第一二极管器件的第一阴极端子，而第二二极管器件的第二阴极端子连接到所述NOR器件的输出端子。
16.如权利要求15所述的NOR器件，其中，当低电平电压被施加到第一控制端子时，第一二极管器件被导通，而当逻辑高电平电压被施加到第一控制端子时，第一二极管器件被截止，并且 当低电平电压被施加到第二控制端子时，第二二极管器件被导通，而当逻辑高电平电压被施加到第二控制端子时，第二二极管器件被截止。
17.如权利要求16所述的NOR器件，其中，当低电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者被导通，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件或第二二极管器件被截止，从而低电平电压被输出到所述输出端子。
18.如权利要求15所述的NOR器件，还包括: 阻性器件，连接在所述输出端子和低电平电压端子之间。
19.如权利要求18所述的NOR器件，其中，当低电平电压被施加到第一输入端子和第二输入端子两者时，第一二极管器件和第二二极管器件两者被导通，并且从逻辑高电平电压端子到阻性器件形成电流通路，从而逻辑高电平电压被输出到所述输出端子，并且 当逻辑高电平电压被施加到第一输入端子和第二输入端子中的至少一个时，第一二极管器件或第二二极管器件被截止，并且从低电平电压端子到阻性器件形成电流通路，从而低电平电压被输出到所述输出端子。
20.一种逻辑器件，包括如权利要求14所述的NOR器件。
21.一种受控反相器器件，包括: 二极管器件，包括连接到可调反相器器件的输入端子的控制端子、被配置为接收控制信号的阳极端子、以及连接到可调反相器器件的输出端子的阴极端子， 其中，所述二极管器件被配置为根据所述控制信号的电压和施加到所述控制端子的电压导通或截止， 其中，所述二极管器件包括石墨烯材料。
22.如权利要求21所述的受控反相器器件，其中，所述控制信号是参考电压。
23.如权利要求21所述的受控反相器器件，其中，所述控制信号是逻辑高电平电压。
全文摘要
公开了一种反相器器件。反相器器件包括可调二极管器件和二极管器件。二极管器件包括控制端子，连接到反相器器件的输入端子；阳极端子，连接到高电平电压端子；以及阴极端子，连接到反相器器件的输出端子，其中，二极管器件被配置为根据施加到控制端子的电压导通或截止。
文档编号H03K19/20GK103187966SQ20121059624
公开日2013年7月3日 申请日期2012年12月31日 优先权日2012年1月3日
发明者尹*俊, 金尚昱, 朴晟准, D·赛欧, 李荣姬, 李昌承 申请人:三星电子株式会社