专利名称：一种市电锁相控制电路的制作方法
技术领域：
: 本实用新型涉及一种市电锁相控制电路，适用于家用电器的电源装置。属于电力系统控制领域。
技术背景:锁相环是使输出周期性信号与输入周期性参考信号频率相等(频率同步或为整数倍关系)，而相位差保持恒定(相位锁定)的电子控制系统。电力系统正常频率偏差标准为±0.2Hz，当系统容量较小时，可放宽到±0.5Hz，可见市电电网的频率不是恒定的50Hz，而是在49.5Hz 50.5Hz范围内变化的。在许多电力电子系统或装置中需要实时测量电网电压的频率和相位，同时控制输出的信号与其保持同步。才能够保证电网的稳定可靠地运作，电压电流的相位与电网的不一致，会产生谐波导致电网内负载的用电损坏或者烧毁设备，还会对市电电网造成一定的污染。同步锁相技术是保证电力系统跟踪电网同频同相，在目前现有的锁相技术中一般采用以下技术:如图1所示:市电电网接入电路，经过运算放大器Ul和电压比较器U2后，得到与电网频率的相同的同步方波信号。此信号与MCU芯片的外部中断连接，利用外部中断采集的电网频率，并在软件中进行修正，以此来计算出电网电压和输出电压的周期、频率、占空比以及两者之间的相位差，根据相位差由MCU作出相应PWM或DAC输出动态控制，以达到设备与市电的同频同相。但这种方法存在二方面的缺点:一是要增加软件和硬件的开销、成本高；二是在采样时间和控制时间上产生延迟，而且MCU在控制输出时会有量化误差，输出动态控制精度低。如果采用高速的DSP进行锁相电路设计，虽然可以快速地处理数据，实现高精度地动态控制，但这样在电路设计中成本明显更高
实用新型内容
:本实用新型的目的是为了解决现有锁相技术成本高、动态控制精度低折问题，提供了一种高精度、低成本且可靠的市电锁相控制电路。本实用新型的目的可以通过采取以下技术方案达到:一种市电锁相控制电路，其特征在于:它包括市电频率采样电路、锁相环电路、计数器倍频电路和微控制器电路；市电频率采样电路的输入端连通市电、其输出端连接锁相环电路的输入端，锁相环电路的输出端通过计数器倍频电路连接微控制器的输入端，微控制器的输出端连接市电的PWM或DAC控制输入端；计数器倍频电路的一个输出端连接锁相环电路的反馈信号输入端；通过对市电的频率锁相跟踪、产生同步的倍频信号，形成锁相式闭环电力系统调整控制回路。本实用新型的一种实施方式是:所述市电频率采样电路由市电输入端、变压器Tl、电压比较器U1、限流电阻R1-R5及上拉电阻R6连接而成；市电的火线与限流电阻Rl的一端相连；限流电阻Rl的另一端与变压器初级线圈的同名端相连；市电的零线与变压器的初级线圈的另一端相连；变压器的次级线圈的同名端与电阻R2的一端、电阻R3的一端相连；变压器的次级线圈的另一端与电阻R2的另一端、电阻R4的一端相连；电阻R3的另一端与电压比较器Ul的2脚相连；电阻R4的另一端与电压比较器Ul的3脚、电阻R5的一端相连；电阻R5的另一端接地；电压比较器Ul的8脚与电源VCC相连；电压比较器Ul的4脚与电源VEE相连；电压比较器Ul的I脚接地；电压比较器Ul的7脚与上拉电阻R6相连；上拉电阻R6的另一端与电源VDD相连。本实用新型的一种实施方式是:所述锁相环电路由锁相环集成电路U2、振荡电容Cl、振荡电阻R7-R8、电阻R9-R11及滤波电容C2-C3连接而成；锁相环集成电路U2的14脚与电压比较器Ul的7脚相连；U2的6脚、7脚分别与振荡电容C的两端相连；U2的11脚与电阻R7的一端相连；电阻R7的另一端接地；U2的12脚与电阻R8的一端相连；电阻R8的另一端接地；U2的10脚与电阻R9的一端相连；电阻R9的另一端接地；电阻R8的另一端接地U2的5脚接地；U2的13脚与电阻RlO的一端相连；电阻RlO的另一端与U2的9脚、电阻RlI的一端相连；电阻RlI的另一端与滤波电容C3的一端相连；滤波电容C3的另一端接地；锁相环集成电路U2的16脚与滤波电容C2的一端、电源VDD相连；U2的8脚、滤波电容C2的另一端接地；锁相环集成电路U2的4脚与二进制串行计数器U3的10脚相连；锁相环集成电路U2的3脚与二进制串行计数器U3的12脚相连。本实用新型的一种实施方式是:所述计数器倍频电路由二进制串行计数器U3、下拉电阻R12、滤波电容C4及电容C5连接而成；二进制串行计数器U3的16脚与滤波电容C4的一端、电源VDD相连；U3的8脚、滤波电容C4的另一端接地；二进制串行计数器U3的11脚与电容C5的一端、下拉电阻R12的一端相连；下拉电阻R12的另一端接地；电容C5的另一端与电源VDD相连；二进制串行计数器U3的10脚与锁相环集成电路U2的4脚相连；二进制串行计数器U3的12脚与锁相环集成电路U2的3脚相连；二进制串行计数器U3的9脚、7脚、6脚、5脚、3脚、2脚、4脚、13脚分别与微控制器U4的25脚、26脚、27脚、28脚、29脚、30脚、31脚、32脚对应相连。本实用新型的一种实施方式是:所述微控制器电路由微控制器U4、上拉电阻R13、滤波电容C6、电容C7-C10及晶振Yl连接而成；微控制器U4的25脚、26脚、27脚、28脚、29脚、30脚、31脚、32脚分别与二进制串行计数器U3的9脚、7脚、6脚、5脚、3脚、2脚、4脚、13脚对应相连。微控制器U4的6脚、7脚、9脚与电源VDD相连；微控制器U4的4脚、10脚接地；微控制器U4的I脚与上拉电阻R13的一端、电容C7的一端相连；上拉电阻R13的另一端与电源VDD相连；电容C7的另一端接地；滤波电容C6的一端与电源VDD相连；滤波电容C6的另一端接地；微控制器U4的5脚与电容C8的一端相连；电容C8的另一端接地；微控制器U4的2脚与晶振Yl的一端、电容C9的一端相连；电容C9的另一端接地；微控制器U4的3脚与晶振Yl的另一端、电容ClO的一端相连；电容ClO的另一端接地；微控制器的18脚PWM输出控制或DAC输出控制。本实用新型的有益效果是:1、本实用新型由于采用锁相环集成电路U2和二进制串行计数器U3组成锁相倍频电路构成；在电路中，从过零比较电路输出的方波信号经锁相环集成电路和计数器后得到倍频信号，MCU根据每个倍频信号作出相应的PWM输出或DAC输出动态控制。电路中将市电频率倍频到512倍，即将一周期的市电信号分等成512个时刻，对每个时刻进行输出动态控制，因此，可提高锁相控制的精度，达到与市电电网同频同相控制的目的。2、本实用新型通过计数器倍频电路和微控制器电路配合，使处理的数据大大减少，不需要采用高速的DSP进行数字锁相处理同样可达到快速、高精度，因此降低了电路成本。具有电路性能稳定可靠、精度高、成本低的有益效果，可应用于各种需要电网锁相的电路中。
图1为现有技术中市电同步检测电路原理图。图2为本实用新型的电路结构框图。图3是本实用新型具体实施例的电路原理图。
具体实施方式
:
以下结合附图及实施例对本实用新型作进一步的详细描述:具体实施例1:参照图2，本实施例包括市电频率采样电路1、锁相环电路2、计数器倍频电路3、微控制器电路4 ;市电频率采样电路I的输入端连通市电、其输出端连接锁相环电路2的输入端，锁相环电路2的输出端通过计数器倍频电路3连接微控制器4的输入端，微控制器4的输出端连接市电的PWM或DAC控制输入端；计数器倍频电路3的一个输出端连接锁相环电路2的反馈信号输入端；通过对市电的频率锁相跟踪、产生同步的倍频信号，形成锁相式闭环电力系统调整控制回路。本实施例中:参照图2和图3，所述市电频率采样电路I由市电输入、变压器T1、电压比较器U1、限流电阻Rl R5及上拉电阻R6组成。市电的火线通过限流电阻Rl与变压器初级线圈的同名端相连；市电的零线与变压器的初级线圈的另一端相连；变压器的次级线圈的同名端通过电阻R2与电压比较器Ul的正输入端连接;U1的负输入端与电阻R4、R5的连接端连接；电阻R4的另一端接变压器次级线圈的另一端；电阻R2并联在次级线圈的两端，电阻R5的另一端接地；电压比较器Ul的8脚和4脚分别与电源VCC和VEE相连；电压比较器Ul的I脚接地；电压比较器Ul的输出端通过上拉电阻R6与电源VDD连接。所述锁相环电路2由锁相环集成电路U2、振荡电容Cl、振荡电阻R7 Rll及滤波电容C2、C3组成。锁相环集成电路U2的输入端与电压比较器Ul的输出端连接；U2的脚6、脚7分别与振荡电容C的两端相连；电阻R7、R8、R9的一端分别与U2的脚11、12、10相连，另一端接地；U2的5脚接地；U2的13脚与电阻RlO的一端相连；电阻RlO的另一端与U2的9脚、电阻Rll的一端相连；电阻Rll的另一端与滤波电容C3的一端相连；滤波电容C3的另一端接地；锁相环集成电路U2的16脚与滤波电容C2的一端、电源VDD相连；U2的8脚、滤波电容C2的另一端接地；锁相环集成电路U2的4脚与二进制串行计数器U3的10脚相连；锁相环集成电路U2的3脚与二进制串行计数器U3的12脚相连。所述计数器倍频电路3由二进制串行计数器U3，下拉电阻R12，滤波电容C4及电容C5连接而成。计数器倍频电路输入端U3的脚12和脚10分别与锁相环电路U2的脚3和脚4输出信号连接；二进制串行计数器U3的16脚与滤波电容C4的一端相连；U3的8脚、滤波电容C4的另一端接地；二进制串行计数器U3的11脚与电容C5的和下拉电阻R12的连接端相连；电容C5的另一端与电源VDD相连；下拉电阻R12的另一端接地；二进制串行计数器U3的脚9、脚7、脚6、脚5、脚3、脚2、脚4、脚13分别与微控制器U4的脚25、脚26、脚27、脚28、脚29、脚30、脚31、脚32对应连接。所述微控制器电路4由微控制器U4，上拉电阻R13，滤波电容C6，电容C7 ClO及晶振Yl组成。微控制器U4的脚25 脚32分别与二进制串行计数器U3的脚9、脚7、脚6、脚5、脚3、脚2、脚4、脚13对应连接。微控制器U4的脚6、脚7、脚9与电源VDD相连；微控制器U4的脚4、脚10接地；微控制器U4的脚I与上拉电阻R13的一端、电容C7的一端相连；上拉电阻R13的另一端与电源VDD相连；电容C7的另一端接地；滤波电容C6的一端与电源VDD相连，另一端接地；微控制器U4的脚5与电容C8的一端相连；电容C8的另一端接地；微控制器U4的脚2与晶振Yl的、电容C9的相接端相连；微控制器U4的脚3与晶振Yl的另一端、电容ClO的一端相连；电容C9、ClO的另一端接地；微控制器的脚18PWM输出控制或DAC输出控制。本实施例的工作原理:参照图2和图3，市电输入经过限流电阻R1，后经变压器Tl降压后得到IOV以下的同步电压信号。此正弦信号经过电压比较器Ul后得到一个同步频率的方波信号，输入锁相环集成电路U2的14脚信号端。锁相环集成电路U2的4脚作为输出信号提供计数器U3的10脚输入信号，进行计数。在时钟脉冲下降沿作用下，作增量计数，计数器U3的9脚Ql输出状态翻转一次，计数器U3的7脚Q2输出状态是对Ql输出的2分频，以此类推，计数器U3的12脚Q9输出状态的512分频，所以当计数达到512次时，计数器反馈一个信号给锁相环集成电路U2的3脚。假定锁相环集成电路U2的14脚的输入信号为fl，U2的3脚的输入信号为f2，U2的4脚的输出信号为f3。其工作过程中是由锁相环内部的相位比较器对两个输入频率信号fl与f2进行相位比较(即比相)。若相位不相等则将产生一个与两者的相位差A O成正比的误差电压VO (t)。将它经低通滤波后所得到的平均电压Vd(t)作为控制电压，加到压控振荡器VCO的控制端控制频率f3，调节输出频率f3，使其振荡频率f2紧紧跟踪H，并使两者频率差迅速减小直到A f = 0即f2 = fl，此时这两个信号的频率相同，且相位差A O保持恒定(即同步)，由此便实现了相位锁定，且一旦锁相环被锁定在输入信号频率fl上，则在一定的频率范围内自动跟踪fl的任何变化。所以最终形成锁相倍频作用，当f2 = fl时，f3 = 512*fl，即经此电路处理后，市电的一周期的正弦信号期分成512等分，即512个时刻。微控制器U4由端口读出相应的时刻，然后输出相应时刻的PWM或DAC值进行动态输出控制。实现高精度地跟踪市电频率和相位的目的。以上所述，仅为本实用新型较佳的具体实施例，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都属于本实用新型的保护范围。
权利要求1.一种市电锁相控制电路，其特征在于:包括市电频率采样电路(I)、锁相环电路(2)、计数器倍频电路⑶和微控制器电路(4);市电频率采样电路(I)的输入端连通市电、其输出端连接锁相环电路(2)的输入端，锁相环电路(2)的输出端通过计数器倍频电路(3)连接微控制器(4)的输入端，微控制器(4)的输出端连接市电的PWM或DAC控制输入端；计数器倍频电路(3)的一个输出端连接锁相环电路(2)的反馈信号输入端；通过对市电的频率锁相跟踪、产生同步的倍频信号，形成锁相式闭环电力系统调整控制回路。
2.根据权利要求1所述的一种市电锁相控制电路，其特征在于:所述市电频率采样电路(I)由市电输入端、变压器Tl、电压比较器U1、限流电阻R1-R5及上拉电阻R6连接而成；市电的火线与限流电阻Rl的一端相连；限流电阻Rl的另一端与变压器初级线圈的同名端相连；市电的零线与变压器的初级线圈的另一端相连；变压器的次级线圈的同名端与电阻R2的一端、电阻R3的一端相连；变压器的次级线圈的另一端与电阻R2的另一端、电阻R4的一端相连；电阻R3的另一端与电压比较器Ul的2脚相连；电阻R4的另一端与电压比较器Ul的3脚、电阻R5的一端相连；电阻R5的另一端接地；电压比较器Ul的8脚与电源VCC相连；电压比较器Ul的4脚与电源VEE相连；电压比较器Ul的I脚接地；电压比较器Ul的7脚与上拉电阻R6相连；上拉电阻R6的另一端与电源VDD相连。
3.根据权利要求1所述的一种市电锁相控制电路，其特征在于:所述锁相环电路(2)由锁相环集成电路U2、振荡电容Cl、振荡电阻R7-R8、电阻R9-R11及滤波电容C2-C3连接而成；锁相环集成电路U2的14脚与电压比较器Ul的7脚相连；U2的6脚、7脚分别与振荡电容C的两端相连；U2的11脚与电阻R7的一端相连；电阻R7的另一端接地；U2的12脚与电阻R8的一端相连；电阻R8的另一端接地；U2的10脚与电阻R9的一端相连；电阻R9的另一端接地；电阻R8的另一端接地U2的5脚接地；U2的13脚与电阻RlO的一端相连；电阻RlO的另一端与U2的9脚、电阻Rll的一端相连；电阻Rll的另一端与滤波电容C3的一端相连；滤波电容C3的另一端接地；锁相环集成电路U2的16脚与滤波电容C2的一端、电源VDD相连；U2的8脚、滤波电容C2的另一端接地；锁相环集成电路U2的4脚与二进制串行计数器U3的10脚相连；锁相环集成电路U2的3脚与二进制串行计数器U3的12脚相连。
4.根据权利要求1所述的一种市电锁相控制电路，其特征在于:所述计数器倍频电路 (3)由二进制串行计数器U3、下拉电阻R12、滤波电容C4及电容C5连接而成；二进制串行计数器U3的16脚与滤波电容C4的一端、电源VDD相连；U3的8脚、滤波电容C4的另一端接地；二进制串行计数器U3的11脚与电容C5的一端、下拉电阻R12的一端相连；下拉电阻R12的另一端接地；电容C5的另一端与电源VDD相连；二进制串行计数器U3的10脚与锁相环集成电路U2的4脚相连；二进制串行计数器U3的12脚与锁相环集成电路U2的3脚相连；二进制串行计数器U3的9脚、7脚、6脚、5脚、3脚、2脚、4脚、13脚分别与微控制器U4的25脚、26脚、27脚、28脚、29脚、30脚、31脚、32脚对应相连。
5.根据权利要求1所述的一种市电锁相控制电路，其特征在于:所述微控制器电路(4)由微控制器U4、上拉电阻R13、滤波电容C6、电容C7-C10及晶振Yl连接而成；微控制器U4的25脚、26脚、27脚、28脚、29脚、30脚、31脚、32脚分别与二进制串行计数器U3的9脚、7脚、6脚、5脚、3脚、2脚、4脚、13脚对应相连。微控制器U4的6脚、7脚、9脚与电源VDD相连；微控制器U4的4脚、10脚接地；微控制器U4的I脚与上拉电阻R13的一端、电容C7的一端相连；上拉电阻R13的另一端与电源VDD相连；电容C7的另一端接地；滤波电容C6的一端与电源VDD相连；滤波电容C6的另一端接地；微控制器U4的5脚与电容C8的一端相连；电容C8的另一端接地；微控制器U4的2脚与晶振Yl的一端、电容C9的一端相连；电容C9的另一端接地；微控制器U4的3脚与晶振Yl的另一端、电容ClO的一端相连；电容ClO的另一端接地；微控 制器的18脚PWM输出控制或DAC输出控制。
专利摘要本实用新型涉及一种市电锁相控制电路，其特征在于包括市电频率采样电路(1)、锁相环电路(2)、计数器倍频电路(3)和微控制器电路(4)；市电频率采样电路(1)的输入端连通市电、其输出端连接锁相环电路(2)的输入端，锁相环电路(2)的输出端通过计数器倍频电路(3)连接微控制器(4)的输入端，微控制器(4)的输出端连接市电的PWM或DAC控制输入端；计数器倍频电路(3)的一个输出端连接锁相环电路(2)的反馈信号输入端；通过对市电的频率锁相跟踪、产生同步的倍频信号，形成锁相式闭环电力系统调整控制回路。本实用新型具有电路性能稳定可靠、精度高、成本低的特点，可应用于各种需要电网锁相的电路中。
文档编号H03L7/099GK202998063SQ201220594160
公开日2013年6月12日 申请日期2012年11月12日 优先权日2012年11月12日
发明者郑魏, 谭伟澎 申请人:佛山市顺德区瑞德电子实业有限公司