使用压控振荡器的非均匀采样技术的制作方法
【专利摘要】一种数字转换器电路包括非均匀采样电路和重采样器电路。该非均匀采样电路包括采样压控振荡器（VCO），该采样VCO具有用于接收模拟数据信号的输入并且具有用于生成量化数据信号的输出，其中该量化数据信号包括指示该模拟数据信号中所包含的数据的多个非均匀跃变间隔。该重采样电路具有用于接收该量化数据信号的输入并且被配置成从该量化数据信号重构该数据。对于某些实施例，该数据转换器还可包括PLL，该PLL包括具有与该采样VCO相匹配的组件的反馈VCO。
【专利说明】使用压控振荡器的非均匀采样技术
【技术领域】
[0001]本发明的各实施例一般涉及模数转换，尤其涉及非均匀采样技术。
[0002]相关技术背景
[0003]无线通信系统可在发射机与一个或多个接收机之间传递数据。无线通信系统的操作可例如由诸如IEEE802.11标准族之类的标准来管控。无线通信系统中的接收机通常使用一个或多个模数转换器(ADC)来将收到模拟信号转换成数字信号，该数字信号可被处理以恢复所发射的数据。
[0004]用于采样收到模拟信号的技术通常落入两种类别之一:均匀采样和非均匀采样。在均匀采样办法中，是使用采样时钟以均匀时间间隔来采样收到信号。例如，图1A解说均匀采样器和量化器(Q)，其中时间连续的模拟输入信号x(t)首先被低通滤波(LPF)，随后用具有采样周期t=nT的时钟信号进行采样，再进行量化以产生数字输出信号X [η]。尽管均匀采样技术提供了采样间隔意义上的可预测性，但是奈奎斯特定理要求采样时钟至少是被采样信号中存在的最高频率分量的两倍以防止混叠。在实践中，模拟信号首先通过抗混叠低通滤波器以衰减掉在采样频率的一半以上的高频内容，从而防止混叠。因此，存在抗混叠低通滤波器的复杂性与采样时钟频率之间的权衡。大多数现代通信系统采用比奈奎斯特速率大若干倍的采样时钟以减轻抗混叠滤波要求。由此，均匀采样办法的一个缺点是在接收机单元中实现模拟抗混叠滤波器和高速采样时钟的成本和复杂性。
[0005]在非均匀采样办法中，收到信号可响应于该信号交越各离散量化电平之一而被采样，由此使采样或量化误差最小化。只要采样器能足够快地对输入信号作出响应，非均匀采样就不会引入混叠效应。然而，由于输入信号的量化样本是以取决于该信号的可变间隔来取样的，因此有必要精确地跟踪输入信号的每一样本何时被量化，以便从量化数据正确地重构输入信号。例如，图1B解说非均匀采样，其中输入信号x(t)以非等距间隔(nT+At[n])来采样和量化，结果得到具有理想等距采样信号X [η]和振幅误差e [η]的输出信号x[n]+e[n]，其中e[n]表示均匀采样信号与现实非均匀采样信号之间的振幅差异，并且其中At表示与理想等距采样周期nT的时间偏移。图1C解说使用数字技术对输入信号的重构，其中重构出的信号xjn]是从非均匀采样信号X[n]+e[η]和已知时间偏移At[n]创建的。重构非均匀采样输入信号在数字域中进行。即，使用非均匀采样，模拟抗混叠滤波器就被更稳健且适于技术伸缩的数字电路所替代。
[0006]由此，需要能以非均匀方式来采样输入信号的更简单且面积效率更高的电路，由此缓解对高速采样时钟的需求同时使不期望的混叠效应最小化。
[0007]附图简述
[0008]本发明的各实施例是作为示例来解说的，且不旨在受附图中各图的限制，其中:
[0009]图1A描绘了常规均匀采样技术；
[0010]图1B描绘了常规非均匀采样技术；
[0011]图1C描绘了使用常规技术对非均匀采样输入信号的重构；
[0012]图2是在其中可实现本发明各实施例的非均匀模数转换器电路的框图；[0013]图3A是根据某些实施例的非均匀采样电路的框图；
[0014]图3B是描绘由图3A的采样电路进行非均匀采样的数据信号的各边沿跃变之间的时间间隔的示例性测量的解说性时序图；
[0015]图4是根据某些实施例的非均匀采样电路的框图；
[0016]图5是根据其他实施例的非均匀采样电路的框图；以及
[0017]图6是描绘根据某些实施例的示例性数据采样操作的流程图。
[0018]相同的附图标记贯穿全部附图指示对应的部件。
[0019] 详细描述
[0020]在以下描述中，阐述了诸如具体组件、电路、软件和过程的示例等众多具体细节，以提供对本公开的透彻理解。另外，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本发明各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本发明各实施例。在其它实例中，以框图形式示出周知的电路和设备以避免混淆本公开。如本文所使用的，术语“耦合”意味着直接连接到、或通过一个或多个居间组件或电路来连接。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时分复用并且在一条或多条共用总线上被提供。另外，各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地是单信号线，而每条单信号线可替换地是总线，并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。
[0021]图2是在其中可实现本发明各实施例的非均匀采样模数转换器(ADC)200的框图。非均匀ADC200在图2中被示为包括模拟输入205、非均匀采样和量化电路210、以及重采样器电路220，重采样器电路220将非均匀采样数字信号重采样成均匀采样恢复数据(0UT_RESAMP)0对于其他实施例，模数转换器200可包括不止一个采样电路以支持交织。模拟信号IN_ALG是非均匀采样电路210的输入信号。非均匀采样电路210对输入信号进行采样以生成数字输出信号0UT_DGT，该数字输出信号0UT_DGT进而由重采样器电路220处理。对于某些实施例，重采样器电路220处理数字信号(0UT_DGT)，以重构嵌入在收到模拟输入信号IN_ALG中的均匀采样数据。恢复出的数据随后可被提供给其他单元(出于简洁而未示出)，诸如中央处理单元(CPU)、存储器、或该系统内和/或与该系统相关联的其他电路。对于某些实施例，重采样器电路220可以是众所周知的数据处理单元。
[0022]图3A示出根据某些实施例来配置的非均匀采样电路300的实现。作为图2的采样电路210的一个实施例，采样电路300被示为包括压控振荡器(VC0)310和采样单元320。VC0310可以使用众所周知的振荡器电路来实现，该振荡器电路生成其相位和/或频率随其输入电压成比例地变化的振荡输出信号。可以使用标准数字逻辑来实现的采样单元320包括耦合到VC0310输出的数据输入、用于接收参考时钟(RCLK)的时钟输入、以及用于生成量化数据信号Vott的输出。更具体地，VC0310具有用于接收模拟数据输入信号IN_ALG的输入，并且具有用于生成其频率响应于模拟输入信号IN_ALG中的电压波动而变化的信号Vin的输出。以此方式，可以由采样单元320以非均匀方式将VC0310的输出与RCLK作比较，以创建量化数据信号VTOT。例如，通过将输入信号IN_ALG的电压转换成频率信号Vin，其边沿跃变之间的时间间隔(例如Tl、T2、T3、……Tn)就指示了输入信号IN_ALG内所嵌入的数据。
[0023]为了重构图3A的量化数据信号Vin内所嵌入的数据，具有均匀频率的参考时钟信号被用于测量由VC0310所生成的数据信号Vin中各边沿跃变之间的时间间隔。更具体地，对于某些实施例，Vin的一对边沿跃变之间的时间间隔可通过对Vin的相应跃变间隔中参考时钟(RCLK)的循环数量进行计数来计算。例如，图3B描绘了由VC0310响应于特定IN_ALG波形所生成的示例性信号Vin的解说性波形，并且描绘了 RCLK的示例性波形。图3B中所描绘的示例性Vin波形被示为包括5个周期T1-T5，其中每个周期具有变化的时间区间，并且由此Vin波形的周期T1-T5中的每一者指示不同的数据值。例如，第一周期Tl具有由14个RCLK循环所测量的跃变间隔，第二周期T2具有由8个RCLK循环所测量的跃变间隔，第三周期T3具有由12个RCLK循环所测量的跃变间隔，第四周期T4具有由6个RCLK循环所测量的跃变间隔，而第五周期T5具有由7个RCLK循环所测量的跃变间隔。注意，为了确保采样电路300的实际实施例的足够精度，RCLK的频率应当比Vin的输出跃变频率大得多(例如，成百甚至成千倍)，且由此图3A的实施例通常与高速参考时钟信号联用以便从Vin重构数据。
[0024]图4是根据其他实施例来配置的非均匀采样电路400，并且通常不需要高速参考时钟(RCLK)来内插非均匀量化数据信号Vin中所包含的数据。作为图2的采样电路210的另一实施例，采样电路400被示为包括采样VC0310、反馈VC0420、数字相位和频率检测器(PFD)电路430、数字滤波器电路440、重采样器电路450、以及数模转换器(DAC) 460。如上文参考图2所描述的，采样VC0310对模拟输入信号IN_ALG进行采样以创建量化数字信号V1N。
[0025]反馈VC0420是采样VC0310的确切复制副本，并且它生成振荡输出反馈信号VFB，其相位和/或频率可随其模拟输入反馈信号FB成比例地变化。对于本发明的各实施例，采样VC0310和反馈VC0420内的各组件(例如，基于反相器的环型振荡器或基于LC谐振器的振荡器)是匹配的，使得其各自相应的传递函数是相同的。
[0026]PFD电路430包括用于从采样VC0310接收量化信号Vin的第一输入、用于从反馈VC0420接收输出反馈信号Vfb的第二输入、以及用于响应于信号Vin与Vfb之间的比较而生成电压控制信号Vcm的输出。更具体地，PFD电路430将输出反馈信号Vfb的相位和频率与量化数据信号Vin的相位和频率作比较，以生成指示Vin与Vfb之间的相位误差的数字值Vctelo数字PFD430的实现类似于数字PLL中所使用的数字PFD，并且可使用时间_数字转换器(TDC)或其他等效技术来实现。数字控制信号Vcm由数字滤波器440进行滤波，以生成表示模拟数据信号IN_ALG的量化值的输出数字信号0UT_DGT。对于某些实施例，滤波器440可使用众所周知的数字信号处理技术来实现。对于其他实施例，滤波器440可以是另一类型的滤波器(例如，低通滤波器、带通滤波器或高通滤波器的组合)。可任选地，由滤波器440所提供的经滤波输出信号0UT_DGT由重采样器450使用参考时钟(RCLK)来重采样，以便将非均匀定时的数字样本转换成RCLK时钟速率的均匀定时的样本0UT_RESAMP。重采样器450也使用众所周知的数字信号处理技术来实现，例如包括低通滤波器、上采样器和下米样器。
[0027]经滤波输出数字信号0UT_DGT由DAC460从数字信号转换成模拟反馈信号FB，DAC460可使用众所周知的技术和/或电路来实现。对于某些实施例，DAC460可被合并或集成到具有可调偏置电流、偏置电压或电容器阵列的反馈VC0420中。模拟反馈信号FB作为控制电压被提供给反馈VC0420，反馈VC0420响应于此来改变其输出信号Vfb的振荡频率。PFD电路430、滤波器440、DAC460和反馈VC0420 —起形成了专用锁相环(PLL)，其将反馈信号Vfb与量化数字输入信号Vin就频率和相位进行同步。更具体地，反馈VC0420响应于控制电压V.所指示的相位误差来调节反馈信号Vfb的相位和/或频率，直到Vfb与Vin同步。由于负反馈，相位误差被驱至最小限度的值，并且反馈信号Vfb的相位和频率变为与量化输入信号Vin锁定(例如同步)。如果采样VC0310和反馈VC0420具有相同的传递函数，则IN_ALG 等于 OUT_DGT。
[0028]在采样电路400的操作期间，当模拟输入信号IN_ALG变化时，由采样VC0310所生成的量化信号Vin的频率和相位相应地变化。PFD电路430响应于量化输入信号Vin与反馈信号Vfb之间的比较来调节Vem,并且反馈VC0420响应于Vem来改变其输出信号Vfb的相位和频率，直到Vfb与Vin同步。由此，当由反馈VC0420所生成的反馈信号Vfb与由采样VC0310所生成的量化输入信号Vin相匹配时，就达成了相位和频率锁定，并且结果所得的数字输出信号0UT_DGT是模拟输入信号IN_ALG的准确表示。
[0029]同时参考图2，非均匀定时的数字样本作为0UT_DGT被提供给重采样器电路220(例如该重采样器电路)以重构原始数据。更具体地，重采样器电路220使用指示Vin的跃变间隔的定时信息来将该非均匀定时的数字样本转换成均匀定时的样本。重采样功能可以需要上采样至更高的采样时钟，对数字样本进行低通滤波以避免混叠，和/或下采样该数据以创建均匀采样数字数据。对于某些实施例，重采样器电路220可包括众所周知的数字信号处理器(DSP)以用于(例如，使用上采样、滤波和下采样技术)来从非均匀样本内插出数据。
[0030]注意，对于图4中不出的不例性实施例，图2的模拟输入信号IN_ALG用作图4的专用PLL的参考信号，并且反馈VC0420调节反馈信号VFB，直到Vfb的相位和频率与量化输入信号Vin锁定。以此方式，反馈信号Vfb追赶量化输入信号Vin。由此，由PFD电路430、滤波器440、DAC460和反馈VC0420所形成的专用PLL不同于将反馈信号与参考时钟信号(例如，不是与诸如Vin之类的量化数据信号)进行同步的常规PLL电路。实际上，与常规PLL电路形成对比的是，图4的采样电路400内所提供的专用PLL电路使用反馈VC0420来达成与量化输入数据信号Vin的相位和频率锁定，如上文所描述的，Vin是通过用采样VC0310对模拟输入信号IN_ALG进行采样而生成的。注意，DAC460将模拟反馈信号FB作为控制电压提供给反馈VC0420，以维持与作为控制电压被提供给采样VC0310的模拟输入信号IN_ALG的对称性。
[0031]由此，根据本发明的各实施例，采样VC0310被用作非均匀采样电路，其量化模拟输入信号IN_ALG以生成由信号Vin所表示的非均匀采样实例。对于某些实施例，非均匀量化信号Vin是非周期性时钟波形，其跃变边沿之间的变化间隔表示从模拟输入信号IN_ALG量化而来的数据。Vin中每一跃变之间的时间段可被测量和使用(例如，通过对均匀时钟的循环数量进行计数)，以重构由模拟输入信号IN_ALG所包含的数据。由此，不是使用采样时钟对Vin循环数量进行计数来达成对输入模拟信号IN_ALG的均匀量化，相反，使用VC0310输出来对均匀时钟中的循环数量进行计数创建了以非均匀方式进行的采样，使得量化数据信号Vin具有变化的周期，由此提供非均匀采样实例。非均匀采样的使用避免了对输入信号造成的潜在混叠作用。
[0032]对于其他实施例，该专用PLL的反馈环路可被修改成包括N分频电路。例如，图5示出作为图2的采样电路210的另一实施例的采样电路500。除了图4的采样电路400的所有元件以外，采样电路500还包括N分频电路510，该N分频电路510具有用于接收Vin的输入并且具有用于向数字PFD电路430和数字滤波器440提供N分频时钟信号(/N CLK)的输出。众所周知的/N电路510被插入该系统中，使得采样VC0310的输出信号Vin的分数被用于对PFD电路430和滤波器440进行时钟计时。由此，对于VC0310输出信号Vin的每N个循环，N分频电路510生成一时钟循环以用于对PFD电路430和滤波器440进行时钟计时。如果N为整数，则N分频电路510可使用N分频计数器来实现。
[0033]图6是描绘图4的采样电路400的一个实施例的示例性操作的解说性流程图。首先，模拟输入信号被接收到米样电路400中(601)。随后,该模拟输入信号由米样VC0310进行采样，以生成量化数据信号Vin (602)。如上文所描述的，量化数据信号Vin包括多个非均匀的跃变间隔，其中这些跃变间隔的持续时间指示了模拟数据信号IN_ALG中所包含的数据。PFD电路430将量化数据信号Vin与由反馈VC0420所生成的反馈信号Vfb作比较，以生成指示该反馈信号与该量化数字信号之间的相位误差的数字控制信号(603)。数字控制信号Vcm可由数字环路滤波器440来滤波以生成0UT_DGT，并且随后由DAC460转换成模拟反馈信号(FB)。响应于反馈信号FB，反馈VC0420调节反馈Vfb信号的频率和/或相位，直到反馈信号Vfb与由采样VC0310所生成的量化数据信号Vin锁定(604)。此后，例如使用重采样器450来重构由量化数据信号Vin所包含的数据(605)。
[0034]在前述说明书中，本发明的各实施例已参照其具体示例性实施例进行了描述。然而，将明显的是，可对其作出各种修改和改变而不背离如所附权利要求书中所阐述的本公开的更宽泛精神和范围。相应地，本说明书和附图被认为是解说性而非限制性的。
【权利要求】
1.一种数据转换器电路，包括: 包括采样压控振荡器(VCO)的非均匀采样电路，所述采样VCO具有用于接收模拟数据信号的输入并且具有用于生成量化数据信号的输出，其中所述量化数据信号包括指示所述模拟数据信号中所包含的数据的多个非均匀跃变间隔；以及 重采样电路，其具有用于接收所述量化数据信号的输入并且被配置成从所述量化数据信号重构所述数据。
2.如权利要求1所述的数据转换器电路，其特征在于，还包括参考时钟信号，所述参考时钟信号被用于测量所述量化数据信号的每一非均匀跃变间隔的时间段。
3.如权利要求1所述的数据转换器电路，其特征在于，所述非均匀采样电路还包括: 耦合到所述采样VCO的锁相环(PLL)。
4.如权利要求3所述的数据转换器电路，其特征在于，所述PLL包括: 反馈VC0，所述反馈VCO具有用于接收输入反馈信号的输入并且具有用于生成输出反馈信号的输出； 相位和频率检测器(PFD)电路，所述PFD电路具有耦合到所述采样VCO的输出的第一输入、耦合到所述反馈VCO的输出的第二输入、以及用于生成控制信号的输出；以及 滤波器电路，所述滤波器电路具有用于接收所述控制信号的输入并且具有用于生成代表所述模拟数据信号的数字输出信号的输出。
5.如权利要求4所述的数据转换器电路，其特征在于，还包括: 重采样器电路，其耦合到所述滤波器电路的输出并且被配置成将非均匀采样数据转换成均匀时间样本。
6.如权利要求4所述的数据转换器电路，其特征在于，所述PLL还包括: 数模转换器(DAC)，所述DAC具有用于接收所述数字输出信号的输入并且具有耦合到所述反馈VCO的输入的输出。
7.如权利要求6所述的数据转换器电路，其特征在于，所述DAC集成在所述反馈VCO内。
8.如权利要求4所述的数据转换器电路，其特征在于，所述PFD电路将所述采样VCO和所述反馈VCO所输出的信号作比较，以生成所述控制信号。
9.一种非均匀米样电路,包括: 采样压控振荡器(VC0)，所述采样VCO具有用于接收模拟数据信号的输入并且具有用于生成量化数据信号的输出，其中所述量化数据信号包括指示所述模拟数据信号中所包含的数据的多个非均匀跃变间隔； 反馈VC0，所述反馈VCO具有用于接收输入反馈信号的输入并且具有用于生成输出反馈信号的输出； 相位和频率检测器(PFD)电路，所述PFD电路具有用于接收所述量化数据信号和所述输出反馈信号的输入，并且具有用于生成控制信号的输出；以及 滤波器电路，所述滤波器电路具有用于接收所述控制信号的输入并且具有用于生成代表所述模拟数据信号的数字输出信号的输出。
10.如权利要求9所述的非均匀采样电路，其特征在于，所述量化数据信号包括指示所述模拟数据信号中所包含的数据的多个非均匀跃变间隔。
11.如权利要求9所述的非均匀采样电路，其特征在于，所述反馈VCO、所述PFD电路以及所述滤波器电路形成了将所述输出反馈信号锁定在所述量化数据信号上的锁相环(PLL)0
12.如权利要求9所述的非均匀采样电路，其特征在于，还包括: 重采样器电路，其耦合到所述滤波器电路的输出并且被配置成将所述非均匀跃变间隔转换成均匀时间样本。
13.如权利要求9所述的非均匀采样电路，其特征在于，还包括: 数模转换器(DAC)，所述DAC具有用于接收所述数字输出信号的输入并且具有耦合到所述反馈VCO的输入的输出。
14.如权利要求9所述的非均匀采样电路，其特征在于，所述PFD电路将所述采样VCO和所述反馈VCO所输出的信号作比较，以生成所述控制信号。
15.一种用于使用非均匀采样电路对模拟数据信号进行采样的方法，包括: 将模拟数据信号接收到所述采样电路中； 使用采样压控振荡器(VCO)以非均匀方式对所述模拟数据信号进行采样，以生成量化数据信号； 将所述量化数据信号与反馈信号作比较，以生成指示所述反馈信号与所述量化数据信号之间的相位误差的控制信号；以及 使用反馈VCO来调节所述反馈信号的相位，直到所述反馈信号与所述量化数据信号相位锁定。
16.如权利要求15所述的方法，其特征在于，所述量化数据信号包括多个非均匀跃变间隔。
17.如权利要求16所述的方法，其特征在于，所述跃变间隔的持续时间指示所述模拟数据信号中所包含的数据。
18.如权利要求17所述的方法，其特征在于，所述采样VCO和所述反馈VCO包括相匹配的组件。
19.如权利要求15所述的方法，其特征在于，还包括: 对所述控制信号进行滤波以生成数字输出信号。
20.如权利要求19所述的方法，其特征在于，还包括: 响应于时钟信号，对所述数字输出信号进行重采样。
【文档编号】H03M1/48GK103534951SQ201280011365
【公开日】2014年1月22日 申请日期:2012年2月27日 优先权日:2011年3月3日
【发明者】D·K·苏 申请人:高通股份有限公司