使用自混频的倍频的制作方法

使用自混频的倍频的制作方法
【专利摘要】具有对应的方法和多功能无线电装置的倍频器包括：N个乘法器，其中N是大于1的整数；其中乘法器被串联连接以使得除乘法器中的第一乘法器以外、乘法器中的每个乘法器被配置为将周期性输入信号与乘法器中的另一相应乘法器的输出混频；其中乘法器中的第一乘法器被配置为将周期性输入信号与周期性输入信号混频。
【专利说明】使用自混频的倍频
[0001]相关申请
[0002]本公开要求在2012年4月18日提交的第13 / 449，468号美国专利申请的优先权并且要求在2011年4月29日提交的第61 / 480，947号美国临时专利申请和在2011年5月9日提交的第61 / 484，110号美国临时专利申请的优先权，其公开通过引用全部并入于此。
【技术领域】
[0003]本公开总地涉及电子电路领域。更具体而言，本公开涉及倍频。
【背景技术】
[0004]在电子电路中，常常需要修改诸如时钟信号或本机振荡器输出之类的周期性信号的频率。例如，在诸如无线收发器之类的设备中，压控振荡器(VCO)通常被用于提供周期性信号以用于对所接收的RF信号进行下变频、将信号上变频到RF以用于传输、用作时钟信号的基础等等。通常，由于功率放大器下拉，VCO输出不能被直接用作时钟信号。换言之，一些功率可能从功率放大器泄漏到VC0。如果VCO和功率放大器运行在相似的频率下，则VCO的频率可能被下拉远离其中心频率并且被拉向功率放大器的频率。另外,不同频率的多个时钟可能需要在单个设备中支持多个标准。
[0005]倍频通常被用于实现这样的修改。一个常见的应用是三倍频，其中电路使输入信号的频率变为三倍。图1示出了被广泛用于三倍频的一种常规电路。图1的电路包括电容器Cl、电阻器R1、双极结型晶体管Ql以及包括电感器LI和可变电容器C2的储能电路。将具有输入频率Fin的正弦输入信号Sin应用于电路。选择晶体管Ql以使得输入信号Sin将晶体管Ql驱动至非线性工作区域中，在该非线性工作区域中更高次的谐波被生成。调整可变电容器C2的值以使得储能电路用作带通滤波器以使输出信号Sout中的三次谐波Fout=3Fin 通过。
[0006]图1的方法的一个缺点在于需要很大的功率以强力地将晶体管Ql驱动至非线性工作区域中。因此，这一方法不适合诸如移动电话等的电池供电的设备。图1的方法的另一缺点在于输出信号的频谱富含被称为“杂散”的不想要的频率分量。具体而言，输出信号Sout包括在输入频率的强杂散。
[0007]在一些情况下，希望的是微小地提高信号的频率。图2示出了用于将信号的频率乘以3/2的常规电路。在图2的电路中，具有是所希望的输出频率Fout的2 / 3的频率Fin的周期性输入信号Sin被应用于除法器202。除法器202将信号Sin的频率Fin除以2以使得除法器202所输出的信号Sdiv具有频率Fin / 2=Fout / 3。乘法器204将输入信号Sin与除法器202所输出的信号Sdiv混频。此混频生成两个音(tone) (2Fout /3+ / -Fout / 3)，一个在Fout / 3处的音和另一在Fout处的音。在倍频器204的输出处的LC储能电路用作带通滤波器以使Fout谐波通过并且抑制Fout / 3音。因此，乘法器204所输出的信号Sout具有频率Fout=3Fin / 2。[0008]图2的方法的一个缺点在于该电路产生在频率Fout / 3的杂散。因为除法器202的输出和乘法器204的一个输入工作在频率Fout / 3，所以在频率Fout / 3的杂散通过混频和耦合而在信号Sout中被生成。这样的杂散也出现在电源电流/基板电流中，并且因而被传播到电路或芯片的其它部分，其中杂散可能降低性能、导致电路故障等。

【发明内容】

[0009]总体而言，在一个方面，实施例的特征在于一种倍频器，该倍频器包括:N个乘法器，其中N是大于I的整数；其中乘法器被串联连接以使得除乘法器中的第一乘法器以外、每个乘法器被配置为将周期性输入信号与乘法器中的另一相应乘法器的输出混频；其中乘法器中的第一乘法器被配置为将周期性输入信号与周期性输入信号混频。
[0010]倍频器的实施例可以包括如下特征中的一个或多个特征。在一些实施例中，周期性输入信号具有基本频率Fin，并且倍频器还包括:被配置为使输出频率Fout通过的带通滤波器，其中Fout= (N+l) XFin。一些实施例包括被配置为偏移周期性输入信号的相位的移相器；其中乘法器中的第一乘法器还被配置为将周期性输入信号与继移相器偏移相位之后的周期性输入信号混频。一些实施例包括相位检测器，该相位检测器被配置为确定乘法器中的第一乘法器所输出的信号的相位；其中移相器还被配置为根据乘法器中的第一乘法器所输出的信号的相位来偏移周期性输入信号的相位。一些实施例包括吉尔伯特(Gilbert)单元，其中吉尔伯特单元包括乘法器中的第一乘法器；以及跨导级(transconductancestage)。
[0011]总地来说，在一个方面，实施例的特征在于一种方法，该方法包括:接收周期性输入信号；生成第一混频信号，包括将周期性输入信号与周期性输入信号混频；以及生成第二混频信号，包括将第一混频信号与周期性输入信号混频。一些实施例包括在生成第一混频信号之前偏移周期性输入信号的相位。一些实施例包括确定第一混频信号的相位；并且根据第一混频信号的相位偏移周期性输入信号的相位。一些实施例包括将第一混频信号的频率除以M，其中M是大于I的整数。
[0012]总体而言，在一个方面，实施例的特征在于一种电路，该电路包括:被配置为将周期性输入信号的频率乘以N的倍频器，其中N是大于I的整数，其中周期性输入信号具有基本频率Fin，并且其中倍频器提供具有基本频率NXFin的第一输出信号；以及被配置为将第一输出信号的基本频率NXFin除以M的分频器，其中M是大于I的整数。
[0013]该电路的实施例可以包括如下特征中的一个或多个特征。一些实施例包括多功能无线电装置，该多功能无线电装置包括:电路；第一收发器，其中第一收发器根据第一输出信号进行操作；以及第二收发器，其中第一收发器根据第二输出信号中的至少一个第二输出信号进行操作。在一些实施例中，第一收发器符合IEEE标准802.1la的全部或部分；并且第二收发器符合IEEE标准802.1lb和802.1lg的全部或部分。
[0014]一个或多个实现方式的细节在附图和下面的描述中叙述。根据描述和附图以及权利要求，其它特征将变得清楚。
【专利附图】

【附图说明】
[0015]图1示出了被广泛用于三倍频的常规电路。[0016]图2示出了用于将信号的频率乘以3 / 2的常规电路。
[0017]图3示出了根据一个实施例的倍频器。
[0018]图4示出了根据一个实施例的其中可以在混频之前偏移输入信号的相位的三倍频器400。
[0019]图5示出了根据一个实施例的用于图4的三倍频器的过程。
[0020]图6示出了根据一个实施例的利用吉尔伯特单元的有源三倍频器。
[0021]图7示出了根据一个实施例的无源三倍频器。
[0022]图8示出了根据一个实施例的有源/无源三倍频器。
[0023]图9示出了根据一个实施例的用于分数倍地提高信号的频率的倍频器。
[0024]图10示出了根据一个实施例的采用图9的倍频器的多功能无线电装置。
[0025]本说明书中所使用的每个参考标号的首位数字指示其中该标号第一次出现的附图的序号。
【具体实施方式】
[0026]本公开的实施例提供采用自混频的倍频器。换言之，输入信号的倍频通过将输入信号与其自身混频而实现。公开三倍频器的若干实施例。但是，容易扩展这些三倍频器中的每一种以实现更高的频率倍数。一些实施例还采用除法器来实现分数倍的倍频，例如通过将输入频率乘以3/2。
[0027]图3示出了根据一个实施例的倍频器300。虽然在所描述的实施例中，倍频器300的元件按一种布置被呈现，但是其它实施例可以具有其它布置。参照图3，倍频器300接收具有频率Fin的周期性输入信号Sin。例如，输入信号Sin可以是由VCO等提供的正弦信号。倍频器300包括N个乘法器302 (A)和302 (B)到302 (N-1)和302 (N)，其中N是大于I的整数。乘法器302被串联连接。乘法器302 (A)将输入信号Sin与其自身混频。余下的乘法器302中的每个乘法器将输入信号Sin与串联乘法器中的前一个乘法器302的输出混频。换言之，乘法器302 (B)将输入信号Sin与乘法器302 (A)所输出的信号混频，以此类推，一直到乘法器302 (N)将输入信号Sin与乘法器302 (N-1)所输出的信号混频。信号Sin的频率通过每个乘法器302被增加Fin以使得乘法器302 (A)所输出的信号的频率是2Fin，乘法器302 (B)所输出的信号的频率是3Fin，以此类推，使得乘法器302 (N-1)所输出的信号的频率是NXFin，并且乘法器302 (N)所输出的信号的频率Fout是Fout= (N+l) XFin0
[0028]包括电感器L和电容器C的储能电路304选择希望的频率分量(N+l) XFin0 L和C的值可以根据等式(I)选择。
[0029](jV -1) X Fin = ^ -(I)
[0030]乘法器302可以被实现为线性混频器或乘法器，因此倍频器300的效率高。此外，乘法器302工作在线性区域，因此输出信号Sout的频谱与利用常规方法相比要干净得多。
[0031]等式⑵到(4)示出了用于三倍频(即，针对N=2)的倍频器300的操作。假设
[0032]ω in=2 Ji Fin(2)
[0033]三倍频通过以下等式给出
[0034]cos ω int X cos ω int X cos ω int=0.25cos3 ω int+0.75cos ω int(3)[0035]其中在3Fin的输出分量通过以下等式给出
[0036]0.25cos3 ω int(4)
[0037]为了有更干净的输出频谱，可以在混频之前偏移输入信号的相位。图4示出了根据这样的实施例的三倍频器400。虽然在所描述的实施例中，三倍频器400的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，容易扩展三倍频器400以通过增加额外的乘法器来获得更高的频率倍数。
[0038]参照图4，三倍频器400接收具有频率Fin的周期性输入信号Sin。例如，输入信号Sin可以是由VCO等提供的正弦信号。倍频器400包括串联连接的两个乘法器402A和402B、储能电路404、移相器406以及相位检测器408。移相器406使输入信号Sin的相位偏移角度Φ。乘法器402A将输入信号Sin与移相器406的输出混频。乘法器402B将输入信号Sin (没有相移)与乘法器402A的输出混频。
[0039]相位检测器408检测输入信号Sin与移相器406的输出之间的相位差。具体而言，相位检测器408例如使用低通滤波器来检测信号中的DC电平。移相器406根据相位检测器408所检测到的DC电平来改变对输入信号Sin的相位进行偏移的角度Φ。具体而言，移相器406调整角度Φ以使DC电平最小化。在其它实施例中，相位检测可以由乘法器402A执行。
[0040]等式(5)和(6)示出了三倍频器400的操作。假设
[0041]ω in=2 Ji Fin(5)
[0042]三倍频通过以下等式给出
[0043]在第一级混频 之后:
[0044]cos (ω t+ Φ) X cos (ω t) =0.5cos (2 ω t+ Φ) +0.5cos ( Φ)(6)
[0045]在第二级混频之后:
[0046][0.5cos (2 ω t+ Φ) +0.5cos ( Φ) ] cos ω t(7)
[0047]=0.25cos (3 ω t+Φ)+0.25cos (ω t+Φ)+0.5cos ( Φ) cos ω t
[0048]在等式(6)中，由于在第一级混频的输出处生成的DC项0.5cos(K存在大小为
0.5οο8φ在Fin的不希望有的分量。在移相器406设置Φ=90°时，这个在Fin的不希望有的分量的大小可以被减小至O。在一些实施例中，相位检测器408被省略，并且移相器406的相移被固定在Φ=90°处。
[0049]图5示出了根据一个实施例的用于图4的三倍频器400的过程500。虽然在所描述的实施例中，处理过程500的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，在各种实施例中，过程500的一些或全部单元可以按不同的顺序、同时等方式被执行。处理过程500的一些单元也可以不被执行，并且可以不在彼此之后立即被执行。
[0050]参照图5，在502处，三倍频器400接收具有基本频率Fin的周期性输入信号Sin。在504处，移相器406根据相位检测器408所提供的控制信号Ctl偏移输入信号Sin的相位。在506处，乘法器402A通过将周期性输入信号Sin与周期性输入信号Sin混频生成混频信号Sm。在508处，相位检测器408检测混频信号Sm的相位。在510处，相位检测器408根据混频信号Sm的相位提供控制信号Ctl。在512处，乘法器402B通过将周期性输入信号Sin与混频信号Sm混频生成输出信号Sout。在514处，储能电路404用作带通滤波器以使输出信号Sout中的三次谐波Fout=3Fin通过。图6示出了根据一个实施例的利用吉尔伯特单元的有源三倍频器600。虽然在所描述的实施例中，三倍频器600的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，容易扩展三倍频器600以通过增加额外的乘法器级来得到更高的频率倍数。
[0051]参照图6，三倍频器600包括跨导级602和两个有源乘法器级604A和604B。跨导级602与乘法器级604A的组合构成吉尔伯特单元。三倍频器600还包括缓冲器606和负载608。缓冲器606向跨导级602以及乘法器级604A和604B提供输入信号Sin。缓冲器606包括延迟元件610，该延迟元件610在向乘法器级604A提供经移相的信号之前在输入信号Sin中施加90°的相移。延迟元件610可以被做成可调整的以适应宽范围的输入频率。负载608可以被实现为储能电路、电阻性负载等。
[0052]在图6的实施例中，跨导级602以及乘法器级604A和604B被利用η沟道金属氧化物半导体场效应(NMOS)晶体管来实现。但是，其它晶体管技术也可以被使用。例如，跨导级602以及乘法器级604Α和604Β可以被利用ρ沟道金属氧化物半导体场效应(PMOS)晶体管、NPN或PNP双极结型晶体管(BJT)等来实现。所描述的实施例可以被实现为一个或多个集成电路、离散的组件或者两者的组合等等。
[0053]跨导级602将信号Sin的电压转换为电流。跨导级602包括由输入信号Sin驱动的两个晶体管MO和Ml。晶体管MO和Ml的源极接地。晶体管MO和Ml的漏极为乘法器级604Α提供电流。
[0054]每个乘法器级604包括两个差分放大器。每个差分放大器被实现为一对源极相连接的晶体管。如图6所示，一个差分放大器中的晶体管的漏极被交叉连接到另一差分放大器中的漏极。在乘法器604Α中，晶体管M2和M3形成一个差分放大器，而晶体管Μ4和Μ5形成另一差分放大器。在乘法器604Β中，晶体管Μ6和Μ7形成一个差分放大器,而晶体管Μ8和Μ9形成另一差分放大器。
[0055]该有源配置的一个优点在于两个乘法器级604Α和604Β可以被堆叠，如图6中所示。这种堆叠配置只需要一个偏置电流，而不像非堆叠配置那样需要两个偏置电流。这种电流的减少也导致功耗的减少。
[0056]图7示出了根据一个实施例的无源三倍频器700。换言之，无源三倍频器700中的乘法器是无源的。虽然在所描述的实施例中，三倍频器700的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，容易扩展三倍频器700以通过增加额外的乘法器级来得到更高的频率倍数。
[0057]参照图7，三倍频器700包括跨导(V至I)级702、两个无源乘法器级704Α和704Β以及输出级712。三倍频器700还包括两个缓冲器706Α和706Β以及负载708。每个缓冲器706向乘法器级704Α和704Β提供输入信号Sin。每个缓冲器706包括相应的延迟元件710A, B，该延迟元件在向乘法器级704提供相位偏移后的信号之前在输入信号Sin中施加90°的相位偏移。延迟元件710可以被做成可调整的以适应宽范围的输入频率。负载708可以被实现为储能电路、电阻性负载等。
[0058]在图7的实施例中，乘法器级704A和704B使用NMOS晶体管来实现。然而，也可以替代使用其它晶体管技术。例如，乘法器级704可以使用PMOS晶体管、NPN或PNP BJT晶体管等来实现。所描述的实施例可以被实现为一个或多个集成电路、分立部件或者两者的
如A坐坐
-- 口寸寸O[0059]跨导级702将信号Sin的电压转换为电流，并且可以例如按照如图6中的跨导级602所示的方式被实现。
[0060]每个乘法器级704包括两个差分晶体管对。每个差分晶体管对被实现为一对源极相连接的晶体管。如图7所示，在每个乘法器级704中，一个差分对中的晶体管的漏极被交叉连接到另一差分对中的漏极。在乘法器704A中，晶体管MlO和M13形成一个差分对，而晶体管Mll和M12形成另一差分对。在乘法器704B中，晶体管M14和M17形成一个差分对，而晶体管M15和M16形成另一差分对。
[0061]输出级712包括负载708以及两个晶体管对的堆叠。一个晶体管对包括晶体管M18和M19。另一晶体管对包括晶体管M20和M21。输出级712中的晶体管的栅极以偏置电压Vbias被偏置。
[0062]这种无源配置的一个优点在于与有源配置相比，它不需要高电源电压。此外，没有DC电流流经乘法器级704A和704B，导致低闪烁噪声和更好的线性特征。
[0063]图8示出了根据一个实施例的有源/无源三倍频器800。换言之，三倍频器800中的乘法器中的一个乘法器是无源的，而另一乘法器是有源的。虽然在所描述的实施例中，三倍频器800的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，容易扩展三倍频器800以通过增加额外的乘法器级来得到更高的频率倍数。
[0064]参照图8，三倍频器800包括跨导(V至I)级802、无源乘法器级804、有源乘法器级814以及输出级812。三倍频器800还包括两个缓冲器806A和806B以及负载808。每个缓冲器806向乘法器级804和814提供输入信号Sin。每个缓冲器806包括相应的延迟元件810A、B,该延迟元件在向乘法器级804和814提供经移相的信号之前在输入信号Sin中施加90°的相移。延迟元件810可以被做成可调整的以适应宽范围的输入频率。负载808可以被实现为储能电路、电阻性负载等。
[0065]在图8的实施例中，乘法器级804和814使用NMOS晶体管来实现。然而，可以代以使用其它晶体管技术。例如，乘法器级804和814可以被使用PMOS晶体管、NPN BJT晶体管或PNP BJT晶体管等来实现。所描述的实施例可以被实现为一个或多个集成电路、分立的部件或者两者的组合等等。
[0066]跨导级802将信号Sin的电压转换为电流，并且可以例如按照如图6中的跨导级602所示的方式被实现。
[0067]无源乘法器级804包括两个差分晶体管对。每个差分放大器被实现为一对源极相连接的晶体管。如图8所示，一个差分对中的晶体管的漏极被交叉连接到另一差分对中的漏极。在乘法器804中，晶体管M22和M25形成一个差分对，而晶体管M23和M24形成另一差分对。
[0068]有源乘法器级814包括两个差分放大器。每个差分放大器被实现为一对源极相连接的晶体管。如图8所示，一个差分放大器中的晶体管的漏极被交叉连接到另一差分放大器中的漏极。在乘法器814中，晶体管M26和M27形成一个差分放大器，而晶体管M28和M29形成另一差分放大器。
[0069]输出级812包括负载808和一个晶体管对。该晶体管对包括晶体管M30和M31。输出级812中的晶体管的栅极以偏置电压Vbias被偏置。图9示出了根据一个实施例的用于分数倍地提高信号的频率的倍频器900。虽然在所描述的实施例中，三倍频器900的元件按一种布置被呈现，但是其它实施例可以具有其它布置。例如，虽然图9的实施例使输入频率乘以3 / 2，但是其它实施例使输入频率乘以其它分数N / M，其中N是大于2的整数，并且M是大于I的整数。
[0070]参照图9，倍频器900包括三倍频器902、分频器904和储能电路906。倍频器900可以根据这里所描述的技术、常规技术或者其任意的组合被实现。在其它实施例中，倍频器900可以被扩展为其它倍数。
[0071]分频器904可以根据常规技术被实现。在图4的实施例中，分频器904被实现为除以二的除法器。在其它实施例中，分频器904可以被实现为除以M的除法器，其中M是大于I的整数。
[0072]倍频器900使周期性输入信号Sin的频率Fin乘以3 / 2。具体而言，三倍频器902使信号Sin的频率Fin变为三倍，因此三倍频器902的输出SI具有频率3Fin。分频器904将所得到的信号的频率除以2，使得输出信号Sout具有频率Fout=3Fin / 2。储能电路906用作带通电路以使输出信号Sout中的频率Fout通过。
[0073]倍频器900相对于常规方案具有若干优点。与诸如图2的方法之类的常规方法相t匕，输出信号Sout在Fout / 3有非常少的杂散或者没有杂散，因为倍频器900没有运行在Fout / 3的电路。此外，常规除法器产生相位差90°的信号。这些信号可以由分频器904输出作为同相或正交时钟信号。
[0074]倍频器900的另一优点在于信号SI也可以被利用，如图10中所示。图10示出了根据一个实施例的采用图9的倍频器900的多功能无线电装置1000。多功能无线电装置1000包括频带选择器1002、压制振荡器(VCO) 1004、倍频器900、两个无线电收发器1006和1008以及两个天线1010和1012。
[0075]VC01004在频带选择器1002的控制下提供具有频率Fin的信号Sin。三倍器902使信号Sin的频率Fin变为三倍，得到具有频率Fl=3Fin的信号SI。在该实施例中，倍频器900包括储能电路906A，该储能电路用作带通滤波器以使频率Fl作为时钟信号通过到收发器 1008。
[0076]分频器904使信号SI的频率Fl除以2，得到具有频率Fl=3Fin / 2的信号S2。倍频器900包括储能电路906B，该储能电路906B用作带通滤波器以使频率F2作为时钟信号通过至收发器1006。
[0077]在一些实施例中，多功能无线电装置1000符合IEEE标准802.11的全部或部分，包括起草和认可的修改，比如 802.1la,802.1lb,802.He,802.Hg,802.1li,802.1lk、802.11η、802.Ilv和802.llw。例如，收发器1006可以被实现为IEEE802.1lb / g无线电装置，而收发器1008可以被实现为IEEE802.1la无线电装置。802.1la频带位于大约为802.1la频带的频率的两倍的位置，以使得时钟信号S2可以被用于802.1lb / g无线电装置1006，而时钟信号SI可以被用于802.1la无线电装置1008。频带选择器1002可以在频带之间切换时按需要调整输入信号Sin的频率。
[0078]本公开的各种实施例可以在数字电子电路装置或者计算机硬件、固件、软件或者它们的组合中被实现。本发明的实施例可以在被有形地体现在计算机可读存储设备中以用于由可编程处理器执行的计算机程序产品中被实现。所描述的过程可以由执行指令程序的可编程处理器执行以通过对输入数据进行操作并生成输出来执行功能。本公开的实施例可以在可编程系统上可执行的一个或多个计算机程序中被实现，该可编程系统包括被耦合以从数据存储系统接收数据和指令以及向数据存储系统发送数据和指令的至少一个可编程处理器、至少一个输入设备和至少一个输出设备。每个计算机程序可以用高级程序性或面向对象的编程语言来实现，或者如果希望可以用汇编或机器语言来实现；并且在任意情况下，该语言可以是经编译或解析的语言。合适的处理器例如包括通用和专用微处理器。一般而言，处理器从只读存储器和/或随机访问存储器接收指令和数据。一般而言，计算机包括用于存储数据文件的一个或多个大容量存储设备。这样的设备包括(诸如内置硬盘和可移动硬盘之类的)磁盘、磁光盘、光盘和固态盘。适合于有形地体现计算机程序指令和数据的存储设备包括所有形式的非易失性存储器，例如包括诸如EPROM、EEPROM和闪存设备之类的半导体存储器设备；诸如内置硬盘和可移动硬盘之类的磁盘；磁光盘；以及CD-ROM盘。前述设备中的任意设备可以由ASIC (专用集成电路)补充或者被并入在ASIC中。
[0079]已经描述了很多种实现方式。不过，在不脱离本公开的范围的情况下可以进行各种修改。因此，其它实现方式也在所附权利要求的范围内。
【权利要求】
1.一种倍频器，包括: N个乘法器，其中N是大于1的整数； 其中所述乘法器被串联连接以使得除所述乘法器中的第一乘法器以外、所述乘法器中的每个乘法器被配置为将周期性输入信号与所述乘法器中的另一相应的乘法器的输出混频； 其中所述乘法器中的所述第一乘法器被配置为将所述周期性输入信号与所述周期性输入信号混频。
2.根据权利要求1所述的倍频器，其中所述周期性输入信号具有基本频率Fin，并且其中所述倍频器进一步包括: 被配置为使输出频率Fout通过的带通滤波器，其中Fout=(N+l) XFin0
3.根据权利要求2所述的倍频器，进一步包括: 移相器，所述移相器被配置为偏移所述周期性输入信号的相位； 其中所述乘法器中的所述第一乘法器进一步被配置为将所述周期性输入信号与继所述移相器偏移所述相位之后的所述周期性输入信号混频。
4.根据权利要求3所述的倍频器，进一步包括: 相位检测器，所述相位检测器被配置为确定所述乘法器中的所述第一乘法器所输出的信号的相位； 其中所述移相器进一步被配置为根据所述乘法器中的所述第一乘法器所输出的信号的相位来偏移所述周期性输入信号的相位。
5.根据权利要求3所述的倍频器，进一步包括: 吉尔伯特单元，其中所述吉尔伯特单元包括 所述乘法器中的所述第一乘法器；以及 跨导级。
6.根据权利要求5所述的倍频器，其中所述乘法器中的每个乘法器包括: 两个差分放大器； 其中每个差分放大器包括相应的一对金属氧化物半导体场效应晶体管(MOSFET)； 其中每一对中的MOSFET中的第一MOSFET的源极被连接到所述相应对中的所述MOSFET中的第二 MOSFET的源极；并且 其中所述对中的第一对中的每个MOSFET的漏极被连接到所述相应对中的第二对中的所述MOSFET中的相应MOSFET的漏极。
7.根据权利要求1所述的倍频器，其中: 所述乘法器是无源的。
8.根据权利要求1所述的倍频器，其中: 所述乘法器中的所述第一乘法器是有源的；并且 除所述乘法器中的所述第一乘法器以外，所述乘法器中的每个乘法器是无源的。
9.一种电路,包括: 根据权利要求1所述的倍频器；以及 被配置为将输出频率Fout除以M的分频器，其中M是大于I的整数。
10.一种方法，包括:接收周期性输入信号； 生成第一混频信号，包括将所述周期性输入信号与所述周期性输入信号混频；以及 生成第二混频信号，包括将所述第一混频信号与所述周期性输入信号混频。
11.根据权利要求10所述的方法，进一步包括: 生成第三混频信号，包括将所述第二混频信号与所述周期性输入信号混频。
12.根据权利要求10所述的方法，其中所述周期性输入信号具有基本频率Fin，并且其中所述方法进一步包括: 使输出频率Fout通过,其中Fout=3Fin。
13.根据权利要求12所述的方法，进一步包括: 在生成所述第一混频信号之前偏移所述周期性输入信号的相位。
14.根据权利要求13所述的方法，进一步包括: 确定所述第一混频信号的相位；并且 根据所述第一混频信号的相位偏移所述周期性输入信号的相位。
15.根据权利要求10所述的方法，进一步包括: 将所述第一混频信号的频率除以M，其中M是大于I的整数。`
16.—种电路,包括: 倍频器，所述倍频器被配置为将周期性输入信号的频率乘以N，其中N是大于I的整数，其中所述周期性输入信号具有基本频率Fin，并且其中所述倍频器提供具有基本频率NXFin的第一输出信号；以及 分频器，所述分频器被配置为将所述第一输出信号的所述基本频率NXFin除以M，其中M是大于I的整数。
17.根据权利要求16所述的电路，其中: N=3 ;并且
M=2。
18.根据权利要求17所述的电路，其中: 所述分频器进一步被配置为提供同相第二输出信号和正交第二输出信号，其中所述同相第二输出信号具有基本频率NXFin / M，并且其中所述正交第二输出信号具有基本频率NXFin / M。
19.一种多功能无线电装置，包括: 根据权利要求18所述的电路； 第一收发器，其中所述第一收发器根据所述第一输出信号进行操作；以及第二收发器，其中所述第一收发器根据所述第二输出信号中的至少一个第二输出信号进行操作。
20.根据权利要求19所述的多功能无线电装置，其中: 所述第一收发器符合IEEE标准802.1la的全部或部分；并且 所述第二收发器符合IEEE标准802.1lb和802.1lg的全部或部分。
【文档编号】H03B19/00GK103493365SQ201280020851
【公开日】2014年1月1日 申请日期:2012年4月18日 优先权日:2011年4月29日
【发明者】高翔, C-H·林, 林莉 申请人:马维尔国际贸易有限公司