延迟锁定环路的制作方法
【专利摘要】本发明提供用于提供多个窄脉冲的设备及方法。延迟锁定环路DLL(312)包含相位/频率检测器PFD(102)、电荷泵(104)及低通滤波器LPF(106)。由具有多个延迟单元的延迟线(404)接收具有第一宽度的第一脉冲。响应于此第一脉冲，由所述延迟线(404)产生多个第二脉冲，其中每一第二脉冲具有小于所述第一宽度的第二宽度。还由所述延迟线产生第一及第二延迟脉冲，且如果所述第二延迟脉冲的上升边缘与所述第一延迟脉冲的下降边缘不对准，那么可接着调整所述延迟线中的每一延迟单元的延迟。
【专利说明】延迟锁定环路
【技术领域】
[0001]本发明一般来说涉及延迟锁定环路(DLL)，且更特定来说涉及用于产生窄脉冲的DLL。
【背景技术】
[0002]图1展示常规DLL100的实例。在操作中，DLL100能够从延迟线108内的抽头产生多个相位DCLKl到DCLKN的时钟信号。为实现此情况，相位/频率检测器(PFD)将时钟信号CLK与来自延迟线108的端的输出进行比较以产生电荷泵控制信号UP及DOWN。这些控制信号UP及DOWN使环路滤波器或低通滤波器(LPF) 106上的电荷变化，其又使控制信号CNTL变化以实现相位锁定。然而，此DLL100不适合提供高速窄脉冲(即，横跨400ps窗的25ps脉冲)，这是因为使用延迟来实现相位锁定及因为DLL100甚至在不使用脉冲时仍连续地操作。因此，需要一种可产生用于如太赫兹雷达系统的应用的高速窄脉冲的经改进DLL。
[0003]以下文献中描述常规电路的一些实例:威廉姆斯(Williams)的“填充THz间隙(Filling the THz Gap)”，do1:10.1088/0034-4885/69/2/R01 ;海达里(Heydari)等人的“90nm CMOS 中的高达 104GHz 的低功率毫米波分量(Low-Power mm-ffave Components upto 104GHz in90nm CMOS) ”，ISSCC2007，第 200 到 201 页，2007 年 2 月，旧金山，加利福尼亚州；拉罗卡(LaRocca)等人的“用于可重新配置的IC的毫米波CMOS数字控制的人工电介质差模发射线(Millimeter-Wave CMO S Digital Controlled Artificial DielectricDifferential Mode Transmission Lines for Reconfigurable ICs)”, IEEE MTT-S IMS,2008;凯尔(Scheir)等人的“90nm数字CMOS中的52GHz相控阵列接收器前端(A 52 GHzPhased-Array Receiver Front-End in 90 nm Digital CMOS)”，JSSC, 2008 年 12 月，第2651到2659页；斯特尔(Straayer)等人的“具有一阶噪声成形的多路径门环形振荡器TDC(A Mult1-Path Gated Ring Oscillator TDC With First-Order Noise Shaping)”，固态电路电气与电子工程师协会期刊，第44卷，第4期，2009年4月，第1089到1098页；黄(Huang)的“具有用于微波/毫米波信号产生的高阶除法运算的注射锁定振荡器(Injection-LockedOsciIlators with High-Order-Division Operation for Microwave/Millimeter-wave Signal Generation)，，，论文，2007 年 10 月 9 日；科恩(Cohen)等人的“90nm CMOS工艺中的具有RF-1F转换块的在60HGz下的双向TX/RX四元素相控阵列(Abidirectional TX/RX four element phased-array at60HGz with RF-1F conversionblock in90nm CMOS processes) ”, 2009年电气与电子工程师协会射频集成电路研讨会，第207到210页；科赫(Koh)等人的“0.18 μ m SiGe BiCMOS技术中的毫米波(40GHz到65GHz) 16 兀素相控阵列发射器(A Millimeter-ffave (40-65GHz) 16-Element Phased-ArrayTransmitter in0.18- μ m SiGe BiCMOS Technology) ”,固体电路电气与电子工程师协会期刊，第44卷，第5期，2009年5月，第1498到1509页；约克(York)等人的“用于光束控制的注身寸及相位锁定技术(Injection-and Phase-locking Techniques for Beam Control) ”,关于微波理论与技术的电气与电子工程师协会会刊，第46卷，第11期，1998年9月，第1920到1929页；布克沃特(Buckwalter)等人的“用于60GHz相控阵列发射器的集成副谐波率禹合振荡器方案(An Integrated Subharmonic Coupled-Oscillator Scheme for a60_GHzPhased Array Transmitter) ”,关于微波理论与技术的电气与电子工程师协会会刊，第54卷，第12期，2006年 12 月，第4271 到4280页；第W02009028718 号PCT公开案；第7，157,949号美国专利；及第7，295，053号美国专利。
【发明内容】
[0004]因此，实例性实施例提供一种设备。所述设备包括:延迟线，其具有输入端子、控制输入端子、第一控制输出端子、第二控制输出端子及多个抽头，其中所述延迟线经配置以在其输入端子处接收具有第一宽度的第一脉冲，且其中所述延迟线经配置以通过所述第一控制输出端子输出第一经延迟脉冲，且其中所述延迟线经配置以通过所述第二控制输出端子输出第二经延迟脉冲，且其中每一抽头经配置以响应于所述第一脉冲而输出具有第二宽度的第二脉冲，且其中所述第一宽度大于所述第二宽度；相位/频率检测器(PFD)，其耦合所述第一控制输出端子与所述第二控制输出端子以便接收所述第一及第二经延迟脉冲；电荷泵，其耦合到所述PFD;及滤波器，其耦合到所述电荷泵及所述延迟线的所述控制端子。
[0005]根据实例性实施例，所述延迟线进一步包括:多个延迟单元，其彼此串联耦合成序列且各自耦合到所述控制端子，其中所述序列的第一延迟单元耦合到所述PFD，且其中所述序列的最后延迟单元耦合到所述PFD;及多个逻辑门，其中每一逻辑门跨越所述延迟单元中的至少一者耦合，且其中每一门的输出端子形成所述抽头中的至少一者。
[0006]根据实例性实施例，每一延迟单元进一步包括:反相器，其具有输入端子及输出端子；及可变电容器，其耦合到所述反相器的所述输出端子，其中所述可变电容器由所述滤波器的输出控制。
[0007]根据实例性实施例，所述可变电容器进一步包括变容二极管。
[0008]根据实例性实施例，每一逻辑门进一步包括“与”门。
[0009]根据实例性实施例，所述多个第二脉冲横跨所述第一脉冲。
[0010]根据实例性实施例，提供一种方法。所述方法包括:由延迟线接收具有第一宽度的第一脉冲，其中所述第一脉冲具有第一宽度，且其中所述延迟线包含多个延迟单元；由所述延迟线响应于所述第一脉冲而产生多个第二脉冲，其中每一第二脉冲具有第二宽度，且其中所述第一宽度大于所述第二宽度；由所述延迟线产生第一及第二延迟脉冲；及如果所述第二延迟脉冲的上升边缘与所述第一延迟脉冲的下降边缘不对准，那么调整所述延迟线中的每一延迟单元的延迟。
[0011]根据实例性实施例，将所述延迟单元彼此串联耦合成序列，且其中所述由所述延迟线产生所述第一及第二延迟脉冲的步骤进一步包括:从所述序列的第一延迟单元输出所述第一延迟脉冲；及从所述序列的最后延迟单元输出所述第二延迟脉冲。
[0012]根据实例性实施例，所述调整步骤进一步包括:将所述第二延迟脉冲的所述上升边缘与所述第一延迟脉冲的所述下降边缘不对准进行比较；产生第一及第二电荷泵控制信号以补偿所述第二延迟脉冲的所述上升边缘与所述第一延迟脉冲的所述下降边缘的不对准；响应于所述第一及第二电荷泵控制信号而产生控制电压；及将所述控制电压施加到每一延迟单元。[0013]根据实例性实施例，所述产生所述多个第二脉冲的步骤进一步包括:以逻辑方式组合来自一组所述延迟单元的输出以产生所述多个第二脉冲。
[0014]根据实例性实施例，所述以逻辑方式组合的步骤进一步包括:将所述序列的第二延迟单元到所述序列的所述最后延迟单元中的每一者的输入及输出与多个逻辑门中的一者进行组合。
[0015]根据实例性实施例，每一逻辑门为“与”门。
[0016]根据实例性实施例，提供一种设备。所述设备包括:雷达电路，其经配置以发射及接收太赫兹辐射；及基带电路，其耦合到所述雷达电路以便将基带信号数字化，其中所述基带电路包含:同相(I)信道；正交(Q)信道；及时钟电路，其具有时钟产生器及延迟锁定环路(DLL)，其中所述DLL包含:延迟线，其具有输入端子、控制输入端子、第一控制输出端子、第二控制输出端子及多个抽头，其中所述延迟线经配置以在其输入端子处从所述雷达电路接收具有第一宽度的第一脉冲，且其中所述延迟线经配置以通过所述第一控制输出端子输出第一经延迟脉冲，且其中所述延迟线经配置以通过所述第二控制输出端子输出第二经延迟脉冲，且其中每一抽头耦合到所述I及Q信道以便响应于所述第一脉冲而输出具有第二宽度的第二脉冲，且其中所述第一宽度大于所述第二宽度；PFD，其耦合所述第一控制输出端子与所述第二控制输出端子以便接收所述第一及第二经延迟脉冲；电荷泵，其耦合到所述PFD ;及滤波器，其耦合到所述电荷泵及所述延迟线的所述控制端子。
[0017]根据实例性实施例，所述雷达电路进一步包括:相控阵列，其具有多个收发器；控制器，其耦合到每一收发器；分配网络，其耦合到每一收发器；本机振荡器，其耦合到所述分配网络；及脉冲产生器，其耦合到所述本机振荡器及所述延迟线的所述输入端子。
[0018]根据实例性实施例，所述基带电路进一步包括耦合到每一收发器、所述I信道及所述Q信道的求和电路。
【专利附图】
【附图说明】
[0019]图1是常规DLL的实例的图式；
[0020]图2是根据实例性实施例的相控阵列系统的实例的图式；
[0021]图3是图2的模拟基带电路的实例的图式；
[0022]图4是图3的DLL的实例的图式；
[0023]图5是图4的延迟线的实例的图式；
[0024]图6是图5的延迟单元的实例的图式；及
[0025]图7及8是描绘图4的DLL的操作的图式。
【具体实施方式】
[0026]图2图解说明根据实例性实施例的相控阵列系统200。相位阵列系统200通常包括本机振荡器(LO) 202、相控阵列204、分配网络208、延迟锁定环路(DLL)脉冲产生器214、接收器电路216及控制器218。相控阵列204通常包括布置成各自包含辐射器(即，贴片天线、接合线八木-宇田(Yag1-Uda)天线、封装上偶极或环路天线)的阵列的数个收发器204-1到204-N。分配网络208通常包括缓冲器或放大器。另外，接收器电路216通常包括求和电路210及模拟基带电路216。在2010年9月9日提出申请的标题为“太赫兹相控阵列系统(Terahertz Phased Array System) ”的第12/878，484号同在申请中的美国申请案中详细地描述收发器206-1到206-N中的每一者、本机振荡器202、分配网络208及求和电路210，且所述申请案出于所有目的而以引用方式并入本文中。
[0027]在操作中，相控阵列系统200 (其通常并入到集成电路或IC中)可形成在太赫兹频率范围(其通常在0.1THz与IOTHz之间)内操作的短程雷达系统。为实现此情况，本机振荡器202产生约数十到数百千兆赫兹(即，40GHz、50GHz、67GHzUOOGHz及200GHz)的本机振荡器信号及接收时钟信号RXCLK。分配网络208接着将本机振荡器信号提供到收发器206-1到206-N中的每一者,使得由收发器206-1到206-N中的每一者接收的信号实质上同相。控制器218将控制信号提供到阵列204，所述控制信号对收发器206-1到206-N相对于彼此进行相位调整以引导太赫兹频率辐射光束。收发器206-1到206-N可接着接收从目标往回的经反射辐射，所述经反射辐射被提供到求和电路210。求和电路210的输出接着由从DLL脉冲产生器214接收其时序的模拟基带电路216转换成数字信号。
[0028]一般来说，此相控阵列系统200具有数个不同类型的操作模式:脉冲、连续及步进频率。针对脉冲操作模式，朝向目标引导太赫兹辐射的脉冲。连续操作模式使用连续产生的光束。最后，步进频率允许改变太赫兹光束的频率，此可通过采用一组本机振荡器(即，202)实现。针对脉冲操作模式，特定来说，系统200的范围通过以下方程式管控:
【权利要求】
1.一种设备，其包括: 延迟线，其具有输入端子、控制输入端子、第一控制输出端子、第二控制输出端子及多个抽头，其中所述延迟线经配置以在其输入端子处接收具有第一宽度的第一脉冲，且其中所述延迟线经配置以通过所述第一控制输出端子输出第一经延迟脉冲，且其中所述延迟线经配置以通过所述第二控制输出端子输出第二经延迟脉冲，且其中每一抽头经配置以响应于所述第一脉冲而输出具有第二宽度的第二脉冲，且其中所述第一宽度大于所述第二宽度； 相位/频率检测器PFD，其耦合所述第一控制输出端子与所述第二控制输出端子以便接收所述第一及第二经延迟脉冲； 电荷泵，其耦合到所述PFD ;及 滤波器，其耦合到所述电荷泵及所述延迟线的所述控制端子。
2.根据权利要求1所述的设备，其中所述延迟线进一步包括: 多个延迟单元，其彼此串联耦合成序列且各自耦合到所述控制端子，其中所述序列的第一延迟单元耦合到所述PFD，且其中所述序列的最后延迟单元耦合到所述PFD ;及 多个逻辑门，其中每一逻辑门跨越所述延迟单元中的至少一者耦合，且其中每一门的输出端子形成所述抽头中的至少一者。
3.根据权利要求6所述的设备，其中每一延迟单元进一步包括:反相器，其具有输入端子及输出端子；及可变电容器，其耦合到所述反相器的所述输出端子，其中所述可变电容器由所述滤波器的输出控制。
4.根据权利要求3所述的设备，其中所述可变电容器进一步包括变容二极管。
5.根据权利要求4所述的设备，其中每一逻辑门进一步包括“与”门。
6.根据权利要求5所述的设备，其中所述多个第二脉冲横跨所述第一脉冲。
7.一种方法，其包括: 由延迟线接收具有第一宽度的第一脉冲，其中所述第一脉冲具有第一宽度，且其中所述延迟线包含多个延迟单元； 由所述延迟线响应于所述第一脉冲而产生多个第二脉冲，其中每一第二脉冲具有第二宽度，且其中所述第一宽度大于所述第二宽度； 由所述延迟线产生第一及第二延迟脉冲；及 如果所述第二延迟脉冲的上升边缘与所述第一延迟脉冲的下降边缘不对准，那么调整所述延迟线中的每一延迟单元的延迟。
8.根据权利要求7所述的方法，其中将所述延迟单元彼此串联耦合成序列，且其中所述由所述延迟线产生所述第一及第二延迟脉冲的步骤进一步包括: 从所述序列的第一延迟单元输出所述第一延迟脉冲；及 从所述序列的最后延迟单元输出所述第二延迟脉冲。
9.根据权利要求8所述的方法，其中所述调整步骤进一步包括: 将所述第二延迟脉冲的所述上升边缘与所述第一延迟脉冲的所述下降边缘不对准进行比较； 产生第一及第二电荷泵控制信号以补偿所述第二延迟脉冲的所述上升边缘与所述第一延迟脉冲的所述下降边缘的不对准；响应于所述第一及第二电荷泵控制信号而产生控制电压；及 将所述控制电压施加到每一延迟单元。
10.根据权利要求9所述的方法，其中所述产生所述多个第二脉冲的步骤进一步包括:以逻辑方式组合来自一组所述延迟单元的输出以产生所述多个第二脉冲。
11.根据权利要求9所述的方法，其中所述以逻辑方式组合的步骤进一步包括:将所述序列的第二延迟单元到所述序列的所述最后延迟单元中的每一者的输入及输出与多个逻辑门中的一者进行组合。
12.根据权利要求11所述的方法，其中每一逻辑门为“与”门。
13.—种设备,其包括: 雷达电路，其经配置以发射及接收太赫兹辐射；及 基带电路，其耦合到所述雷达电路以便将基带信号数字化，其中所述基带电路包含: 同相I信道； 正交Q信道；及 时钟电路，其具有时钟产生器及延迟锁定环路DLL，其中所述DLL包含: 延迟线，其具有输入端子、控制输入端子、第一控制输出端子、第二控制输出端子及多个抽头，其中所述延迟线经配置以在其输入端子处从所述雷达电路接收具有第一宽度的第一脉冲，且其中所述延迟线经配置以通过所述第一控制输出端子输出第一经延迟脉冲，且其中所述延迟线经配置以通过所述第二控制输出端子输出第二经延迟脉冲，且其中每一抽头耦合到所述I及Q信道以便响应于所述第一脉冲而输出具有第二宽度的第二脉冲，且其中所述第一宽度大于所述第二宽度； PFD，其耦合所述第一控制输出端子与所述第二控制输出端子以便接收所述第一及第二经延迟脉冲； 电荷泵，其耦合到所述PFD ;及 滤波器，其耦合到所述电荷泵及所述延迟线的所述控制端子。
14.根据权利要求13所述的设备，其中所述延迟线进一步包括: 多个延迟单元，其彼此串联耦合成序列且各自耦合到所述控制端子，其中所述序列的第一延迟单元耦合到所述PFD，且其中所述序列的最后延迟单元耦合到所述PFD ;及 多个逻辑门，其中每一逻辑门跨越所述延迟单元中的至少一者耦合，且其中每一门的输出端子形成所述抽头中的至少一者。
15.根据权利要求14所述的设备，其中每一延迟单元进一步包括:反相器，其具有输入端子及输出端子；及可变电容器，其耦合到所述反相器的所述输出端子，其中所述可变电容器由所述滤波器的输出控制。
16.根据权利要求15所述的设备，其中所述可变电容器进一步包括变容二极管。
17.根据权利要求16所述的设备，其中每一逻辑门进一步包括“与”门。
18.根据权利要求17所述的设备，其中所述多个第二脉冲横跨所述第一脉冲。
19.根据权利要求18所述的设备，其中所述雷达电路进一步包括: 相控阵列，其具有多个收发器； 控制器，其耦合到每 一收发器； 分配网络，其耦合到每一收发器；本机振荡器，其耦合到所述分配网络?’及 脉冲产生器，其耦合到所述本机振荡器及所述延迟线的所述输入端子。
20.根据权利要求19所述的设备，其中所述基带电路进一步包括耦合到每一收发器、所述I信道及所述Q信道的 求和电路。
【文档编号】H03L7/081GK103918184SQ201280054598
【公开日】2014年7月9日 申请日期:2012年11月14日 优先权日:2011年11月14日
【发明者】维贾伊·B·伦塔拉, 斯里纳特·M·拉马斯瓦米, 布赖恩·P·金斯伯格, 硕恩永, 巴赫尔·S·哈龙 申请人:德州仪器公司