数字电压提升电路的制作方法
【专利摘要】数字电压提升电路，可选地与模拟电压调节器并行工作，周期性地每一周期向高密度存储器阵列的位线注入恒定的电流量以消除否则将出现的偏置电压下降。这导致更快的恢复时间并减少所要求的半导体地产。提升电路中的脉冲生成器生成一个或多个电流调制信号，其控制电流源中相应的电流供应装置。提升电路每一个存储周期驱动恒定量的电流到偏置电压节点。
【专利说明】数字电压提升电路
【技术领域】
[0001]本发明涉及数字和模拟电路设计的领域，并更具体地涉及用于维持在高频存储器阵列中使用的恒定偏置电压电平的数字电压提升(boost)电路。
【发明内容】
[0002]由此依据本发明提供用于与模拟电压调节器一起使用的电压提升电路，包括可操作来生成一个或多个电流调制信号的脉冲生成器，以及可操作来依据所述一个或多个电流调制信号向所述模拟电压调节器的输出注入电流的电流源。
[0003]依据本发明还提供用于生成存储器阵列位线偏置电压的电路，包括:模拟电压调节器，可操作来依据电压基准来生成所述存储器阵列位线偏置电压；数字电压提升电路，与所述模拟电压调节器并行布置并可操作来每一周期向存储器阵列位线偏置电压节点注入电流来辅助其调节，所述数字电压提升电路包括可操作来生成一个或多个电流调制信号的脉冲生成器，以及可操作来依据所述一个或多个电流调制信号向所述存储器阵列位线偏置电压节点注入电流的电流源。
[0004]依据本发明还提供生成用于存储器阵列的稳定电流源的方法，所述方法包括提供可操作来依据电压基准生成存储器阵列位线偏置电压的模拟电压调节器，以及向存储器阵列位线偏置电压节点注入电流来辅助维持该偏置电平。
[0005]依据本发明还提供生成用于存储器阵列的稳定位线电压的方法，所述方法包括每一周期生成恒定量的电流，并且将所述电流注入所述位线电压节点以基本上消除所述位线的任何偏置电压下降。
[0006]附图标记
[0007]参考附图仅以示例的方式描述本发明，其中:
[0008]图1是图示依据本发明的示例提升电路的示意性框图；并且
[0009]图2是图示本发明的示例提升电路实施例的更具体的电路图。
【具体实施方式】
[0010]传统静态存储器阵列利用两个电源:(I)供应静态存储器单元自身的V。，；和(2)供应阵列的逻辑电路的VDD。为了允许更密集的阵列，对位线电压使用第三电源VBUI。在高密度阵列中，位线的电容增加。因而，使用高端(即，高频)存储器阵列中的经调节的位线电压。在高频存储器阵列中使用经调节的位线电压以改进性能和稳定性。使用模拟电压调节器以处理增大的位线电容。
[0011]模拟电压调节器的缺陷在于其缓慢的恢复时间。不能够处理频率可以处于2GHz或更高的级别的电路的速度。这影响阵列性能和稳定性两者，因为上电复位(POR)电压不能保证。结果是模拟调节器的位线电压输出不稳定，具有高纹波含量。这在尝试支持高频应用时是个问题。为了在模拟调节器赶上之前处理电流负载，可以添加大量去耦电容。这对半导体面积及其性能具有影响，尤其是当半导体裸芯(die)尺寸增加时。减少纹波的一个途径是增大电容。然而，增大电容要求实现电容器的大面积，而这是不希望的。深槽(DT)电容器也可以用来减轻所需面积，但是这是增加裸芯成本和制造复杂度的昂贵工艺。
[0012]另一途径是使用数字电路来每一周期注入恒定量的电流以消除否则将出现的偏置电压下降。该途径相比与添加去耦电容器的现有技术解决方案具有更快的恢复时间并且节约半导体地产。该途径对于不具有高密度电容器的集成电路(IC)尤其有用。
[0013]注意，数字电压提升机构可以与具有支持去耦电容器的模拟电压调节器并行使用，或作为独立机构使用来驱动经调节的电压。优选地，该机构可操作来每个周期都维持/恢复(restore)偏置电压。
[0014]在图1中示出图示依据本发明的示例提升电路的示意性框图。整体标记为10的该示例提升电路包括耦接到模拟电压调节器18的输出的数字提升电路12、位线电压Vbui节点20。数字提升电路12包括脉冲生成器14和电流源19。脉冲生成器接收一个或多个提升控制信号并利用时间调制25和电流调制27模块来生成一个或多个输出电流调制信号24。该一个或多个输出电流调制信号24被输入到电流源19中的对应电流供应装置16。例如，电流供应装置16可以包括场效应晶体管(FET)器件。
[0015]模拟电压调节器18可操作来生成跨去耦电容22的位线偏置电压20。依据基准电压Vkef28生成输出电压。
[0016]在操作中，提升电路中的脉冲生成器生成一个或多个电流调制信号24，其控制电流源19中的对应电流供应装置。提升电路可操作来每一个存储周期驱动恒定量的电流到偏置电压节点20。此电压提升电路的一个优点是改善的响应时间和从第一及每一个周期的偏置电压的恢复。此外，模拟电压调节器支持高频应用的能力大大提高。
[0017]本发明的电压提升机构例如可以用来跨工艺变型向诸如高密度存储器阵列的电路供应稳定且鲁棒的电流源。典型地，为此目的，模拟电压调节器18单独与基准电压Vkef28一起使用以能够补偿负载电路的电流消耗。并行操作或独立操作的电压提升机构克服模拟调节器对负载变流变化做出高频反应的无能。
[0018]电压提升机构包括可操作来每一个存储周期向阵列偏置电压电容器22注入恒定量电流的电路，以维持偏置电压电平Vbui20。注意，电压提升电路的实现(即，电流注入电路)不限于结合上述图1或以下图2描述的电路，电学领域的技术人员可以取决于应用和实现而将本发明的机理应用到其他电路。
[0019]提升电路12可操作来经由脉冲生成器14以若干方式调制电流。在第一方式中，电流被注入节点20的时间点可以经由时间调制块25配置和调制。时间调制可以用提升电路活动的时间量来实现，即，使用提升控制信号的脉冲宽度调制(PWM)。在第二方式中，正被注入节点20电流量可以由电流调制块27配置和调制。电流调制可以用向节点20主动供应电流的电流供应装置的数量来实现。
[0020]时间调制和电流调制中的每一个都可以彼此独立地被控制，即，时间可以独立于电流而被控制且电流可以独立于时间而被控制。数字提升电压的控制可以配置为(I)允许(即，补偿)不同读写电流需求以及(2)提供半导体工艺变型的更好追踪。要理解，驱动电流源的脉冲生成器逻辑可以由本领域技术人员依据机构的具体使用和应用来修改，以配置电压提升电路活动(即注入电流)的时间点。
[0021]在图2中示出图示本发明的示例提升电路实施例的更具体的电路图。整体标记为30的电路包括数字提升电路32、模拟电压调节器62和去耦电容器64。数字提升电路32包括:提升控制信号66，被输入到包括反相器34、延迟块36、38、40、42和反相器44的逻辑链中；电流控制I信号68，被输入到NAND门46的一个输入，反相器44的输出被输入到NAND门46的第二输入；电流控制2信号70，输入到NAND门60的一个输入，由反相器52、延迟块54,56和反相器58构成的逻辑链的输出被输入到第二输入；以及3个输入NAND门48，其输出控制包括耦接到Vbui节点72并连接到Vdd74的FET的电流源50。
[0022]依据提升控制和电流控制信号的提升电路逻辑的操作确定NAND门48的电流调制信号49输出的脉冲宽度调制。优选地，电流的注入发生在存储器周期中期望恢复偏置电压的阶段中，该偏置电压在该周期的早些时候被部分放电。提升电路生成驱动一个或多个FET器件50的脉冲(即，电流调制信号49)，开路相对短的时间，并可操作来驱动所需的电流。电流量优选由脉冲宽度调制(即，定时)以及活动的(即，开启的)电流供应装置(即，FET)的数量两者确定，两者均是可配置和可控制的。
[0023]电压提升电路因此用作模拟调节器的辅助电路，其允许在维持所提供的辅助的控制的电平的同时迅速达到期望的偏置电压电平。最终经调节的电压电平由模拟调节器调节。注意，该电压如何被驱动到存储器阵列位线VBm上不是关键。在这里描述的实施例中，一个或多个FET器件用于此目的。
[0024]进一步注意，电压提升电路提供电压调节而非电流调节。提升电路快速地供应电流以便维持用作静态存储器阵列位线VBm的经调节的偏置电压而非处理由于电路切换产生的不期望的电流尖峰。
[0025]这里使用的术语是仅为了描述特定实施例并且不意图限制本发明。如这里所述，单数形式“一”、“一个”和“该”也意图包括复数形式，除非内容明确指示其他情况。将进一步明白术语“包括”和/或“包含”在此说明书中使用时限定所陈述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们组合的存在或附加。
[0026]以下权利要求中的对应结构、材料、动作以及全部部件或步骤加功能元件的等同意图包括用于如具体声明的那样结合其他声明的元件进行功能的任何结构、材料或动作。本发明的描述已经出于说明和描述的目的呈现，但不意图为穷尽的或限制发明在公开的形式中。因为大量修改和改变对于本领域技术人员将很快地发生，所以意图本发明不限于这里描述的有限数量的实施例。因此，将意识到所有合适的变型、修改和等同可以采用，落入本发明的精神和范围内。选择并描述实施例以便于最佳地说明本发明的原理和实际应用，并使得本领域普通技术人员能够对于具有各种修改的各种实施例理解本发明，这些具有各种修改的各种实施例适宜于预期的特定用途。
【权利要求】
1.一种用于与模拟电压调节器一起使用的电压提升电路，包括: 脉冲生成器，可操作来生成一个或多个电流调制信号；以及 电流源，可操作来依据所述一个或多个电流调制信号向所述模拟电压调节器的输出注入电流。
2.根据权利要求1所述的电路，其中所述模拟电压调节器的输出包括存储器阵列位线偏置电压。
3.根据权利要求1所述的电路，其中所述一个或多个电流调制信号确定用于向所述模拟电压调节器的输出注入电流的定时。
4.根据权利要求1所述的电路，其中所述一个或多个电流调制信号确定要向所述模拟电压调节器的输出注入的电流量。
5.根据权利要求4所述的电路，其中所注入的电流量由所述一个或多个电流调制信号活动的时间量调制。
6.根据权利要求4所述的电路，其中所注入的电流量由耦接到所述模拟电压调节器的输出的所述电流源中的电流供应装置的数量调制。
7.根据权利要求1所述的电路，其中所述电流源包括一个或多个电流供应装置。
8.根据权利要求7所述的电路，其中每一个电流供应装置包括场效应晶体管(FET)器件。
9.一种用于生成存储器阵列位线偏置电压的电路，包括: 模拟电压调节器，可操作来依据电压基准生成所述存储器阵列位线偏置电压； 数字电压提升电路，与所述模拟电压调节器并行布置并可操作来每一周期向存储器阵列位线偏置电压节点注入电流来辅助其调节，所述数字电压提升电路包括: 脉冲生成器，可操作来生成一个或多个电流调制信号；以及 电流源，可操作来依据所述一个或多个电流调制信号向所述存储器阵列位线偏置电压节点注入电流。
10.根据权利要求9所述的电路，其中所述一个或多个电流调制信号确定向所述模拟电压调节器的输出注入电流的期望定时。
11.根据权利要求9所述的电路，其中所述一个或多个电流调制信号确定要注入到所述模拟电压调节器的输出的期望电流量。
12.根据权利要求11所述的电路，其中所注入的电流量由所述一个或多个电流调制信号活动的时间量调制。
13.根据权利要求11所述的电路，其中所注入的电流量由耦接到所述模拟电压调节器的输出的所述电流源中的电流供应装置的数量调制。
14.根据权利要求9所述的电路，其中电流源包括一个或多个电流供应装置。
15.根据权利要求14所述的电路，其中每一个电流供应装置包括场效应晶体管(FET)器件。
16.根据权利要求9所述的电路，其中调制电流注入以补偿存储器阵列读取和写入操作的不同电流要求。
17.—种生成用于存储器阵列的稳定电流源的方法，所述方法包括: 提供可操作来依据电压基准来生成存储器阵列位线偏置电压的模拟电压调节器；并向存储器阵列位线偏置电压节点注入电流来辅助维持偏置电压电平。
18.根据权利要求17所述的方法，其中关于所述电流注入的期望定时调制所述注入的电流。
19.根据权利要求17所述的方法，其中关于要注入的期望电流量调制所述注入的电流。
20.根据权利要求17所述的方法，其中调制所述电流注入以补偿存储器阵列读取和写入操作的不同电流要求。
21.根据权利要求17所述的方法，其中一个或多个场效应晶体管(FET)器件被用来向所述存储器阵列位线偏置电压节点注入电流。
22.—种生成用于存储器阵列的稳定位线电压的方法，所述方法包括: 每一周期生成恒定量的电流；并且 将所述电流注入位线电压节点以基本上消除所述位线的任何偏置电压下降。
23.根据权利要求 22所述的方法，还包括提供可操作来生成和调节所述位线电压的模拟电压调节器，其中与之并行地进行向所述位线电压节点的所述电流注入。
【文档编号】H03K17/16GK103988432SQ201280061823
【公开日】2014年8月13日 申请日期:2012年12月3日 优先权日:2011年12月15日
【发明者】J.W.道森, N.琼格曼, E.卡奇尔, U.尼尔, D.W.普拉斯 申请人:国际商业机器公司