非二进制线性块码的并行编码的制作方法

文档序号:7541484阅读:296来源:国知局
非二进制线性块码的并行编码的制作方法
【专利摘要】一种编码器模块(400)包含依次耦合的P/L个奇偶校验移位寄存器(403、403'、403″),其中所述奇偶校验移位寄存器(403、403'、403″)的第一奇偶校验移位寄存器(403')的输入端耦合到所述编码器模块(400)的输入端(Din),所述奇偶校验移位寄存器(403、403'、403″)的最后一个奇偶校验移位寄存器(403″)的输出端耦合到所述编码器模块(400)的输出端(Dout),所述奇偶校验移位寄存器(403、403'、403″)中的每一个经配置以储存L个奇偶校验位。所述编码器模块(403)还包含反馈电路(405),所述反馈电路包括P/L个奇偶校验生成模块(407),其中所述奇偶校验生成模块(407)中的每一个通过开关(S1、S2、S3、S4)耦合到奇偶校验移位寄存器(403、403'、403″)中的对应一者的输出端并且还耦合到所述第一奇偶校验移位寄存器(403')的输入端,其中所述奇偶校验生成模块(407)中的每一个经配置以生成L个奇偶校验位,用于在其对应的开关(S1、S2、S3、S4)是闭合时传输到所述第一奇偶校验移位寄存器(403')的输入端。
【专利说明】非二进制线性块码的并行编码
[0001] 受版权保护的材料的保留权利
[0002] 此专利文献的本发明的一部分包含受版权保护的材料。版权所有者不反对任何人 传真复制所述专利文献或专利公开内容在专利与商标局的专利文件或记录中出现的内容, 但其它方面保留全部版权,无论什么权利。

【技术领域】
[0003] 本申请案大体上涉及非二进制线性块码的编码,并且具体来说涉及用于实施用于 非二进制线性块码的并行编码的系统和方法。

【背景技术】
[0004] 线性转发误差校正(FEC)代码在必须保护数据完整性和正确性的通信和大容量 存储系统中具有广泛应用。线性块FEC采用数据位的块并且通过添加多个冗余位来保护所 述数据块。通常,编码器计算这些冗余位,而解码器使用所述冗余位来确定接收到的数据块 的正确性,并且其中可能的是使用冗余位来校正数据的错误块。
[0005] 线性块代码由标号(n,k)指示,其中k消息位通过编码器模块编码到η个编码位 中。因此,n-k个冗余位通过编码器添加到k个消息位(例如,数据块)中。n-k个冗余位 也称为奇偶校验位。其中实施系统代码,η个编码位简单地是k个消息位(例如,数据块), 随后是n_k个奇偶校验位。
[0006] 奇偶校验位是基于在伽罗瓦域(Galois Field, GF)上定义的生成多项式g(x)计 算的。对于二进制线性块码,所述生成多项式g(x)是定义在二阶(GF(2))伽罗瓦域上的。 对于非二进制线性块码,生成多顶式g(x)定义在q~m阶(GF(cfm))伽罗瓦域上,其中q是 质数。里德?所罗门(Reed Solomon,RS)编码器属于非二进制线性块码的类别中。
[0007] 对于lOGbps的编码器,可以实现的最大线速率是11. 09千兆位、秒。使用串行输 入,其中单个输入被处理一次,实现此类线速率将需要定时以在(11.09、m) = 1.109GHz下 运算。由于计算奇偶校验位中所涉及的复杂逻辑,保持此类高线速率同时使用串行输入是 非常难以实现的。


【发明内容】

[0008] 根据一些实施例,用于将K位消息的L位部分并行编码到具有P个奇偶校验位的 N位编码消息中的编码器模块包含:输入端,其经配置以接收K位消息的L位部分;以及输 出端,其经配置以输出所述N位编码消息,其中所述编码器模块的输入端耦合到所述输出 端上。所述编码器模块还包含依次耦合的P/L个奇偶校验移位寄存器,其中奇偶校验移位 寄存器的第一奇偶校验移位寄存器的输入端耦合到编码器模块的输入端,奇偶校验移位寄 存器的最后一个奇偶校验移位寄存器的输出端耦合到编码器模块的输出端,并且奇偶校验 移位寄存器中的每一个经配置以储存L个奇偶校验位。所述编码器模块还包含反馈电路, 所述反馈电路包括P/L个奇偶校验生成模块,其中奇偶校验生成模块中的每一个通过开关 耦合到奇偶校验移位寄存器中的对应一者的输出端并且还耦合到第一奇偶校验移位寄存 器的输入端,其中奇偶校验生成模块中的每一个经配置以生成L个奇偶校验位,用于在其 对应的开关是闭合时传输到第一奇偶校验移位寄存器的输入端。
[0009] 根据其他实施例,用于将K位消息的L位部分并行编码到具有P个奇偶校验位的 N位编码消息中的编码器模块包含:输入端,其经配置以接收K位消息的L位部分;以及输 出端,其经配置以输出所述N位编码消息,其中所述编码器模块的输入端耦合到所述输出 端上。所述编码器模块还包含耦合到输入端和输出端的P/L个级延迟,以及依次耦合的P/L 个奇偶校验移位寄存器,其中奇偶校验移位寄存器的第一奇偶校验移位寄存器的输入端耦 合到编码器模块的输入端,奇偶校验移位寄存器的最后一个奇偶校验移位寄存器的输出端 耦合到编码器模块的输出端,并且所述奇偶校验移位寄存器中的每一个经配置以储存L个 奇偶校验位。所述编码器模块还包含反馈电路,所述反馈电路包括P/L个奇偶校验生成模 块,其中奇偶校验生成模块中的每一个通过开关耦合到奇偶校验移位寄存器中的对应一者 的输出端并且还耦合到第一奇偶校验移位寄存器的输入端,其中奇偶校验生成模块中的每 一个经配置以生成L个奇偶校验位,用于在其对应的开关是闭合时传输到第一奇偶校验移 位寄存器的输入端。
[0010] 通过阅读以下对于各实施例的详细描述,其他以及另外的方面以及特征将是显而 易见的。

【专利附图】

【附图说明】

【专利附图】

【附图说明】 [0011] 了各实施例的设计以及效用,其中相同的组件用共同的参考标号来指 代。这些附图未必按比例绘制。为了更好地了解获得上文所述的优点和其他优点以及目标 的过程,将提供对各实施例的更加确切的描述,所述各实施例在附图中示出。这些附图仅描 绘了典型实施例且因此不应被视为所述权利要求书的范围的限制。
[0012] 图1说明了用于非二进制线性块码的串行编码的串行编码器模块。
[0013] 图2说明了实施非二进制线性块码的并行编码的编码器模块。
[0014] 图3说明了根据一些实施例实施非二进制线性块码的并行编码的编码器模块。
[0015] 图4说明了根据一些实施例用于实施具有减少的扇出的非线性块码的并行编码 的编码器模块。

【具体实施方式】
[0016] 下文将参考附图描述各实施例。应注意,各图并非按比例绘制,且具有类似结构或 功能的组件贯穿各图由相同的参考数字来表示。应当注意,各图仅意图便于各实施例的描 述。它们并不意图作为本发明的详尽的描述或作为对所主张的发明的范围的限制。此外, 所说明的实施例不需要具有所示的所有方面或优点。和特定实施例一起描述的方面或优点 不必限于该实施例并且可以在任何其它实施例(即使未这样说明)中实行。此外,遍及本 说明书所提及的"一些实施例"或"其他实施例"意味着与各实施例一起所描述的特定特性、 结构、材料,或特征包括在至少一个实施例中。因此,短语"在一些实施例中"或"在其他实 施例中"在遍及本说明书的各个位置的出现不必指代同一个实施例或多个实施例。
[0017] 线性块代码由标号(n,k)指示,其中k消息位通过编码器模块编码到η个编码位 中。因此,n-k个冗余位通过编码器添加到k个消息位(例如,数据块)中。n-k个冗余位可 以称为奇偶校验位。其中实施系统代码,η个编码位简单地是k个消息位(例如,数据块), 随后是n-k个奇偶校验位。奇偶校验位是基于在伽罗瓦域(Galois Field, GF)上定义的生 成多项式g(x)计算的。对于非二进制线性块码,生成多顶式g(x)定义在q~m阶(GF(cfm)) 伽罗瓦域上,其中q是质数。
[0018] 出于实例的目的,说明书的剩余部分将相对于定义在2~10阶(GF(2~10))伽罗瓦 域上的生成多顶式描述。然而,重要的是应注意用于非线性块码的并行编码的方法和系统 可以经扩展以涵盖定义在任何阶伽罗瓦域上的生成多顶式。
[0019] 待编码的k位消息由以下消息多顶式表示,其中mN_K对应于2~m阶伽罗瓦域中的 位:
[0020]

【权利要求】
1. 一种用于将K位消息的L位部分并行编码到具有P个奇偶校验位的N位编码消息中 的编码器模块,其包括: 输入端,其经配置以接收所述K位消息的所述L位部分; 输出端,其经配置以输出所述N位编码消息; 移位寄存器电路,其耦合到所述输入端和所述输出端; 依次耦合的P/L个奇偶校验移位寄存器,其中所述奇偶校验移位寄存器的最后一个奇 偶校验移位寄存器的输入端耦合到所述编码器模块的所述输入端,并且所述最后一个奇偶 校验移位寄存器的输出端耦合到所述编码器模块的所述输出端;以及 反馈电路,所述反馈电路包括P/L个奇偶校验生成模块,其中所述奇偶校验生成模块 中的每一个通过开关耦合到所述最后一个奇偶校验移位寄存器的所述输出端,并且还耦合 到所述奇偶校验移位寄存器中的对应一者的输入端,其中所述奇偶校验生成模块中的每一 个经配置以生成L个奇偶校验位,所述奇偶校验位将在所述开关是闭合时储存在所述奇偶 校验移位寄存器中的对应一者中。
2. 根据权利要求1所述的编码器模块, 其中所述移位寄存器电路是耦合到所述输入端和所述输出端的L位输入端移位寄存 器。
3. 根据权利要求2所述的编码器模块, 其中在(K/L)个时钟循环中的每一个期间: 所述反馈电路的所述开关是闭合的; 所述编码器模块将在其输入端处接收到的所述K位消息的所述L位部分中的一者转发 到所述输入端移位寄存器和所述最后一个奇偶校验移位寄存器的所述输入端; 所述最后一个奇偶校验移位寄存器将其储存的奇偶校验位转发到所述反馈电路的所 述奇偶校验生成模块中的每一个,所述奇偶校验生成模块生成将储存在所对应的奇偶校验 移位寄存器中的L个奇偶校验位; 所述奇偶校验移位寄存器中的每一个,而不是所述最后一个奇偶校验移位寄存器,将 其储存的奇偶校验位转发到所述奇偶校验移位寄存器中的随后一者;以及 所述输入端移位寄存器将其储存的数据转发到所述编码器模块的所述输出端; 其中在第(K/L)+l个时钟循环期间: 所述输入端移位寄存器将其储存的数据转发到所述编码器模块的所述输出端;以及 所述编码器模块将在其输入端处接收到的零输入转发到所述输入端移位寄存器和所 述最后一个奇偶校验移位寄存器的所述输入端,由此打开所述反馈电路的所述开关; 其中在(K/L)+2到(N/L)+l个时钟循环中的每一个期间: 所述最后一个奇偶校验移位寄存器将其储存的奇偶校验位转发到所述编码器模块的 所述输出端;以及 所述奇偶校验移位寄存器中的每一个,而不是所述最后一个奇偶校验移位寄存器,将 其储存的奇偶校验位转发到所述奇偶校验移位寄存器中的随后一者。
4. 根据权利要求1到3中任一权利要求所述的编码器模块,其中所述最后一个奇偶校 验移位寄存器的所述输出端和所述输入端移位寄存器的输出端通过多路复用器耦合到所 述编码器模块的所述输出端。
5. 根据权利要求1到3中任一权利要求所述的编码器模块,其中在所述(K/L)个时钟 循环中的每一个期间转发到所述最后一个奇偶校验移位寄存器的所述输入端的所述L位 部分是与在该时钟循环时储存在所述最后一个奇偶校验移位寄存器中的所述奇偶校验位 组合。
6. 根据权利要求1到3中任一权利要求所述的编码器模块,其中在所述(K/L)个时钟 循环中的每一个期间通过每个奇偶校验生成模块生成的所述奇偶校验位是与在该时钟循 环时储存在对应的奇偶校验移位寄存器中的所述奇偶校验位组合。
7. 根据权利要求1到3中任一权利要求所述的编码器模块,其中在所述第(K/L)+l个 时钟循环时储存在所述奇偶校验移位寄存器中的每一个中的所述奇偶校验位是最终的奇 偶校验位值。
8. 根据权利要求1和2中任一权利要求所述的编码器模块,其中所述P个奇偶校验位 是通过所述编码器模块在(K/L)+2到(N/L)+l个时钟循环期间输出的。
9. 根据权利要求8所述的编码器模块,其中所述P个奇偶校验位是被输出而作为L位 并行输出。
10. 根据权利要求1和2中任一权利要求所述的编码器模块,其中所述奇偶校验移位寄 存器是通过耦合到所述奇偶校验移位寄存器中的每一个的控制信号控制的。
11. 根据权利要求1和2中任一权利要求所述的编码器模块,其中通过所述编码器模块 接收到的所述K位消息的所述L位部分是通过所述编码器模块在第(K/L) +1个时钟循环期 间输出的。
12. 根据权利要求1所述的编码器模块, 其中所述编码器模块的所述输入端耦合到所述输出端; 其中所述移位寄存器电路是耦合到所述输入端和所述输出端的P/L级延迟;以及 其中所述奇偶校验移位寄存器中的每一个经配置以储存L个奇偶校验位。
13. 根据权利要求12所述的编码器模块, 其中在(K/L)个时钟循环中的每一个期间: 所述反馈电路的所述开关中的每一个是闭合的; 所述编码器模块将在其输入端处接收到的所述K位消息的所述L位部分中的一者转发 到所述第一奇偶校验移位寄存器和所述编码器模块的所述输出端; 所述奇偶校验移位寄存器中的每一个将其储存的奇偶校验位转发到所述奇偶校验生 成模块中的对应一者,所述奇偶校验生成模块生成将被传输到所述第一奇偶校验移位寄存 器的L个奇偶校验位;以及 所述奇偶校验移位寄存器中的每一个,而不是所述最后一个奇偶校验移位寄存器,将 其储存的奇偶校验位转发到所述奇偶校验移位寄存器中的随后一者; 其中在(K/L)+l到(P/L)个时钟循环中的每一个期间: 所述编码器模块将在其输入端接收到的零输入转发到所述第一奇偶校验移位寄存 器; 所述反馈电路的所述开关中的一个或多个是逐个打开的;以及 所述奇偶校验移位寄存器中的每一个将其储存的奇偶校验位传输到所述奇偶校验生 成模块中的对应一者; 其中在((K/L) + (P/L))到((N/L) + (P/L))个时钟循环的每一个期间: 所述最后一个奇偶校验移位寄存器将其储存的奇偶校验位转发到所述编码器模块的 所述输出端;以及 所述奇偶校验移位寄存器中的每一个,而不是所述最后一个奇偶校验移位寄存器,将 其储存的奇偶校验位转发到所述奇偶校验移位寄存器中的随后一者。
14. 根据权利要求12所述的编码器模块,其中所述P个奇偶校验位是在(K/L)+l到(P/ L)个时钟循环期间通过所述编码器模块输出的。
15. 根据权利要求14所述的编码器模块,其中所述P个奇偶校验位是被输出而作为L 位并行输出。
【文档编号】H03M13/15GK104247274SQ201280071938
【公开日】2014年12月24日 申请日期:2012年11月26日 优先权日:2012年3月26日
【发明者】卡利安娜·克里薛南, 谭海若 申请人:吉林克斯公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1