一种锁相环电路的制作方法
【专利摘要】本发明提供一种锁相环电路，包括：鉴频鉴相器，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，产生检测信号；电荷泵，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿；滤波器，对所述电荷泵输出的电流进行滤波，并依据所述电流产生控制电压；压控振荡器，依据所述控制电压产生输出信号；以及分频器，用于分频所述输出信号，产生反馈信号。本发明增加了补偿电路，可以有效地增加电荷泵的动态电流输出范围，从而提高压控振荡器的控制电压，提高锁相环电路的锁定范围。
【专利说明】—种锁相环电路
【技术领域】
[0001]本发明涉及一种通信电路，特别是涉及一种锁相环电路。
【背景技术】
[0002]锁相环(phase-locked loop)是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的(或者说是相干的)。由于锁定情形下(即完成捕捉后)，该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以形象地称其为锁相器。锁相环为无线电发射中使频率较为稳定的一种方法，主要有VCO (压控振荡器)和PLL IC (频率发生器)，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VC0，直到相位差恢复，达到锁频的目的，能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
[0003]一般的锁相环由鉴相器、电荷泵、环路滤波器和压控振荡器组成。鉴相器用来鉴别参考信号与反馈信号之间的相位差，并输出检测信号，检测信号控制电荷泵进行充电和放电。充放电流中的噪声和干扰成分被低通性质的环路滤波器滤除并转化成电压信号，形成压控振荡器(VCO)的控制电压。控制电压作用于压控振荡器的结果是把它的输出振荡频率拉向环路参考信号频率，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴 相器的两个输入信号间留有一定的相位差。
[0004]一般来说，压控振荡器的输出频率由公式ω wt = ω 0+KVC0Vcont确定，其中，ω ^ Kvco为常数，火_为电荷泵和滤波器输出的控制电压值，输出频率与控制电压的关系图如图1。压控振荡器的输出频率是有限的，是指压控振荡器的固有输出频率有限以及控制电压有限。
[0005]固有输出频率有限，是指即使控制电压达到一个较大的值，但输出频率却达不到与该控制电压对应的输出值，如图2所示，控制电压达到(VI’、V2’)，但输出频率却达不到对应的(FI，、F2，)，实际输出的是(F1、F2)。
[0006]控制电压有限，是指即使固有输出频率较大，但由于控制电压有限而达不到该固有输出频率的最大值，如图3所示，最大固有输出频率为(FI’、F2’)，控制电压却达不到与该最大固有频率对应的(VI’、V2’)，实际最大输出频率为与(Vl、V2)对应的(Fl、F2)。
[0007]本发明提供一种锁相环电路，在其电荷泵模块中加入电流补偿电路，可以有效地改善由于控制电压有限而导致压控振荡器输出频率有限的缺陷，增加锁相环的锁定范围。
【发明内容】
[0008]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种锁相环电路，用于解决现有技术中由于控制电压有限而导致压控振荡器输出频率有限的问题。[0009]为实现上述目的及其他相关目的，本发明提供一种锁相环电路，至少包括:
[0010]鉴频鉴相器，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，产生检测信号；
[0011 ] 电荷泵，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿；
[0012]滤波器，对所述电荷泵输出的电流进行滤波，并依据所述电流产生控制电压；
[0013]压控振荡器，依据所述控制电压产生输出信号。
[0014]作为本发明的锁相环电路的一种优选方案，所述锁相环电路还包括:分频器，用于分频所述输出信号，产生反馈信号。
[0015]作为本发明的锁相环电路的一种优选方案，所述主电荷泵包括充电电路及放电电路；其中:
[0016]所述充电电路包括第一 PMOS管、第二 PMOS管及一反相器，所述反相器的输入端连接于所述鉴频鉴相器的输出端、输出端连接于所述第二PMOS管的栅极；所述第一PMOS的栅极用于输入第一电压，源极连接电源，漏极连接于所述第二 PMOS管的源极；
[0017]所述放电电路包括第一 NMOS管、第二 NMOS管，所述第一 NMOS管的栅极用于输入第二电压，源极接地，漏极连接于所述第二 NMOS的源极；所述第二 NMOS的栅极连接于所述鉴频鉴相器的输出端，漏极连接于所述第二 PMOS的漏极且作为所述主电荷泵的输出端。
[0018]作为本发明的锁相环电路的一种优选方案，所述检测信号包括输出到所述充电电路的充电检测信号以及输出到所述放电电路的放电检测信号。
[0019]作为本发明的锁相环电路的一种优选方案，所述补偿电路包括充电补偿电路，所述充电补偿电路包括第一运算放大器、第二运算放大器、第一电阻以及PMOS电流镜，其中:
[0020]所述第一运算放大器用于输入与所述第一 PMOS管阈值电压相等的第三电压并对该第三电压进行缓冲后输出，其输出端连接于所述第一电阻的第一端；
[0021]所述第二运算放大器的第一输入端输入所述控制电压，第二输入端连接于所述第一电阻的第二端以输入所述第三电压，输出端连接于所述PMOS电流镜；
[0022]所述PMOS电流镜的第一输入端连接于所述第二运算放大器，第二输入端连接电源，输出端连接于所述主电荷泵的输出端，用于输出充电补偿电流；
[0023]所述充电补偿电流I1=Kp (Vc-V3) /R1，其中，Kp为所述PMOS电流镜的放大系数，Vc为所述控制电压，V3为第三电压，R1为所述第一电阻的阻值；
[0024]当Vc > V3时，所述充电补偿电路输出充电补偿电流。
[0025]作为本发明的锁相环电路的一种优选方案，所述PMOS电流镜包括第三PMOS管及第四PMOS管，其中:
[0026]所述第三PMOS管的栅极连接于所述第二运算放大器的输出端，源极连接于电源，漏极连接于所述第一电阻的第二端；
[0027]所述第四PMOS管的栅极连接于所述第二运算放大器的输出端，源极连接于电源，漏极用于输出所述充电补偿电流。
[0028]作为本发明的锁相环电路的一种优选方案，所述补偿电路包括放电补偿电路，所述放电补偿电路包括第三运算放大器、第四运算放大器、第二电阻以及NMOS电流镜，其中:[0029]所述第三运算放大器用于输入与所述第一 NMOS管阈值电压相等的第四电压并对该第四电压进行缓冲后输出，其输出端连接于所述第二电阻的第一端；
[0030]所述第四运算放大器的第一输入端输入所述控制电压，第二输入端连接于所述第二电阻的第二端以输入所述第四电压，输出端连接于所述NMOS电流镜；
[0031]所述NMOS电流镜的第一输入端连接于所述第四运算放大器，第二输入端连接地，输出端连接于所述主电荷泵的输出端，用于输出放电补偿电流；
[0032]所述放电补偿电流I2=Kn (V4-Vc) /R1，其中，Kn为所述NMOS电流镜的放大系数，Vc为所述控制电压，V4为第四电压，R2为所述第二电阻的阻值；
[0033]当Vc < V4时，所述放电补偿电路输出放电补偿电流。
[0034]作为本发明的锁相环电路的一种优选方案，所述NMOS电流镜包括第三NMOS管及第四NMOS管，其中:
[0035]所述第三NMOS管的栅极连接于所述第四运算放大器的输出端，源极连接地，漏极连接于所述第二电阻的第二端；
[0036]所述第四NMOS管的栅极连接于所述第四运算放大器的输出端，源极连接地，漏极用于输出所述放电补偿电流。 [0037]如上所述，本发明提供一种锁相环电路，包括:鉴频鉴相器，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，产生检测信号；电荷泵，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿；滤波器，对所述电荷泵输出的电流进行滤波，并依据所述电流产生控制电压；压控振荡器，依据所述控制电压产生输出信号；以及分频器，用于分频所述输出信号，产生反馈信号。本发明增加了补偿电路，可以有效地增加电荷泵的动态电流输出范围，从而提高压控振荡器的控制电压，提高锁相环电路的锁定范围。
【专利附图】
【附图说明】
[0038]图广图3显示为现有技术中的锁相环电路的控制电压与输出频率关系曲线示意图。
[0039]图4显示为本发明的锁相环电路的模块结构示意图。
[0040]图5显示为本发明的锁相环电路的具体结构示意图。
[0041]图6显示为本发明的锁相环电路的主电荷泵电路结构示意图。
[0042]图7显示为本发明的锁相环电路的充电补偿电路的电路结构示意图。
[0043]图8显示为本发明的锁相环电路的放电补偿电路的电路结构示意图。
[0044]图9-图10分别显示为电流补偿前及电流补偿后锁相环参考信号与反馈信号的相位曲线图。
[0045]图11显示为所述放电电路在电流补偿前及电流补偿后锁的控制电压与输出频率关系曲线图。
[0046]图12显示为所述充电电路在电流补偿前及电流补偿后锁的控制电压与输出频率关系曲线图。
[0047]图13显示为电流补偿前充电电流及放电电流的平衡关系曲线图。[0048]图14显示为电流补偿后充电电流及放电电流的平衡关系曲线图。
[0049]元件标号说明
[0050]10鉴频鉴相器
[0051]11电荷泵
[0052]12滤波器
[0053]13压控振荡器
[0054]14分频器
[0055]111充电电路
[0056]112放电电路
[0057]1112第一 PMOS 管
[0058]1113第二 PMOS 管
[0059]1111反相器
[0060]1121第一 NMOS 管
[0061]1122第二 NMOS 管
[0062]113充电补偿电路
[0063]1131第一运算放大器
[0064]1132第二运算放大器
[0065]1133第一电阻
[0066]1134PMOS 电流镜
[0067]1135第三 PMOS 管
[0068]1136第四 PMOS 管
[0069]114放电补偿电路
[0070]1141第三运算放大器
[0071]1142第四运算放大器
[0072]1143第二电阻
[0073]1144NMOS 电流镜
[0074]1145第三 NMOS 管
[0075]1146第四 NMOS 管
【具体实施方式】
[0076]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0077]请参阅图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0078]如图图5所示，本发明提供一种锁相环电路，至少包括:[0079]鉴频鉴相器10，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，产生检测信号；
[0080]电荷泵11，连接于所述鉴频鉴相器10的输出端，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器10输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿；
[0081]滤波器12，其输入端连接于所述电荷泵11的输出端，输出端连接于所述补偿电路及压控振荡器13，用于对所述电荷泵11输出的电流进行滤波，并依据所述电流产生控制电压；在本实施例中，所述滤波器12为低通滤波器12。
[0082]压控振荡器13，连接于所述滤波器12的输出端，用于依据所述控制电压产生输出信号。
[0083]所述锁相环电路还包括:分频器14，其输入端连接于所述压控振荡器13，输出端连接于所述鉴频鉴相器10，用于分频所述输出信号，产生反馈信号，并将该反馈信号输入到所述鉴频鉴相器10与所述参考信号进行比较。
[0084]如图6所示,所述主电荷泵包括充电电路111及放电电路112,所述检测信号包括输出到所述充电电路111的充电检测信号，以及输出到所述放电电路112的放电检测信号；其中:
[0085]所述充电电路111用于在接收到所述充电检测信号后对所述滤波器12进行充电，所述充电电路111包括第一 PMOS管1112、第二 PMOS管1113及一反相器1111，所述反相器1111的输入端连接于所述鉴频鉴相器10的输出端，用于输入所述充电检测信号、输出端连接于所述第二 PMOS管1113的栅极；所述第一 PMOS的栅极用于输入第一电压，源极连接电源，漏极连接于所述第二 PMOS管1113的源极；在本实施例中，所述第一电压大于或等于所述第一 PMOS管1112的阈值电压。在一具体的实施过程中，所述第一电压等于所述第一PMOS管1112的阈值电压。
[0086]所述放电路用于在接收到所述放电检测信号后对所述滤波器12进行放电，所述放电电路112包括第一 NMOS管1121、第二 NMOS管1122，所述第一 NMOS管1121的栅极用于输入第二电压，源极接地，漏极连接于所述第二 NMOS的源极；所述第二 NMOS的栅极连接于所述鉴频鉴相器10的输出端，用于输入所述放电检测信号、漏极连接于所述第二PMOS的漏极且作为所述主电荷泵的输出端。所述第二电压大于或等于所述第一 NMOS管1121的阈值电压，在一具体的实施过程中，所述第二电压等于所述第一 NMOS管1121的阈值电压。
[0087]如图7所示，所述补偿电路包括充电补偿电路113，用于在所述主电荷泵的充电电路111输出非饱和电流时对该非饱和电流进行线性的电流补充。所述充电补偿电路113包括第一运算放大器1131、第二运算放大器1132、第一电阻1133以及PMOS电流镜1134，其中:
[0088]所述第一运算放大器1131用于输入与所述第一 PMOS管1112阈值电压相等的第三电压并对该第三电压进行缓冲后输出，其输出端连接于所述第一电阻1133的第一端；
[0089]所述第二运算放大器1132的第一输入端输入所述控制电压，第二输入端连接于所述第一电阻1133的第二端以输入所述第三电压，输出端连接于所述PMOS电流镜1134，其输出电压为所述控制电压与所述第三电压的差值；
[0090]所述PMOS电流镜1134的第一输入端连接于所述第二运算放大器1132，第二输入端连接电源，输出端连接于所述主电荷泵的输出端，用于输出充电补偿电流；
[0091]所述充电补偿电流I1=Kp (Vc-V3) /R1，其中，Kp为所述PMOS电流镜1134的放大系数，Vc为所述控制电压，V3为第三电压，R1为所述第一电阻1133的阻值；
[0092]当Vc > V3时，所述充电补偿电路113输出充电补偿电流。
[0093]在本实施例中，所述PMOS电流镜1134包括第三PMOS管1135及第四PMOS管1136，其中:
[0094]所述第三PMOS管1135的栅极连接于所述第二运算放大器1132的输出端，源极连接于电源，漏极连接于所述第一电阻1133的第二端；
[0095]所述第四PMOS管1136的栅极连接于所述第二运算放大器1132的输出端，源极连接于电源，漏极用于输出所述充电补偿电流。
[0096]如图8所示，所述补偿电路包括放电补偿电路114，用于在所述主电荷泵的放电电路112输出非饱和电流时对该非饱和电流进行线性的电流补充。所述放电补偿电路114包括第三运算放大器1141、第四运算放大器1142、第二电阻1143以及NMOS电流镜1144，其中:
[0097]所述第三运算放大器1141用于输入与所述第一 NMOS管1121阈值电压相等的第四电压并对该第四电压进行缓冲后输出，其输出端连接于所述第二电阻1143的第一端；
[0098]所述第四运算放大器1142的第一输入端输入所述控制电压，第二输入端连接于所述第二电阻1143的第二端以输入所述第四电压，输出端连接于所述NMOS电流镜1144，其输出端输出的电压值为所述第四电压与所述控制电压的差值；
[0099]所述NMOS电流镜1144的第一输入端连接于所述第四运算放大器1142，第二输入端连接地，输出端连接于所述主电荷泵的输出端，用于输出放电补偿电流；
[0100]所述放电补偿电流I2=Kn (V4-Vc) /R1，其中，Kn为所述NMOS电流镜1144的放大系数，Vc为所述控制电压，V4为第四电压，R2为所述第二电阻1143的阻值；
[0101]当Vc < V4时，所述放电补偿电路114输出放电补偿电流。
[0102]在本实施例中，所述NMOS电流镜1144包括第三NMOS管1145及第四NMOS管1146，其中:
[0103]所述第三NMOS管1145的栅极连接于所述第四运算放大器1142的输出端，源极连接地，漏极连接于所述第二电阻1143的第二端；
[0104]所述第四NMOS管1146的栅极连接于所述第四运算放大器1142的输出端，源极连接地，漏极用于输出所述放电补偿电流。
[0105]需要说明的是，在本实施例中，所述第一、第二、第三、第四PMOS管1136为结构性能相同的PMOS管，所述第一、第二、第三、第四NMOS管1146为结构性能相同的NMOS管。
[0106]图9与图10分别显示为电流补偿前及电流补偿后锁相环参考信号与反馈信号的相位曲线图，由图可见，电流补偿前上述两信号具有较大的相位差，锁相环解锁，而电流补偿后上述两信号相位差缩小，基本同相，锁相环上锁。电流补偿可以有效的增加锁相环的锁定范围。
[0107]图11显示为所述放电电路112在电流补偿前a及电流补偿后b锁的控制电压与输出频率关系曲线图，图12显示为所述充电电路111在电流补偿前c及电流补偿后d锁的控制电压与输出频率关系曲线图，可见所述控制电压范围从电流补偿前的0.6疒0.9V增加到电流补偿后的0.2疒2.3V，所述输出频率范围从电流补偿前的2.MHf 135MHz增加到电流补偿后的20ΜΗζ?200ΜΗζ。表明电荷泵的输出电流范围大大的增加，从而使所述压控振荡器13的输出频率范围大大的增加。
[0108]图13显示为电流补偿前充电电流e及放电电流f的平衡关系曲线图，图14显示为电流补偿后充电电流g及放电电流h的平衡关系曲线图，图中的双箭头表示充电电流及放电电流的平衡范围，可见，电流补偿前，充电电流及放电电流的平衡范围(即输出饱和电流)为V3?(VDD-V4)，电流补偿后，充电电流及放电电流的平衡范围远远的超出了此范围，即平衡范围得到了较大的提高。
[0109]综上所述，本发明提供一种锁相环电路，包括:鉴频鉴相器10，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，产生检测信号；电荷泵11，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器10输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿；滤波器12，对所述电荷泵输出的电流进行滤波，并依据所述电流产生控制电压；压控振荡器13，依据所述控制电压产生输出信号；以及分频器14，用于分频所述输出信号，产生反馈信号。本发明增加了补偿电路，可以有效地增加电荷泵的动态电流输出范围，从而提闻压控振荡器13的控制电压，提闻锁相环电路的锁定范围。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0110]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种锁相环电路，其特征在于，至少包括: 鉴频鉴相器，用于比较参考信号与基于输出信号产生的反馈信号之间的频率及相位差，广生检测信号； 电荷泵，包括主电荷泵及补偿电路，所述主电荷泵电路用于在接收到所述鉴频鉴相器输出的检测信号时，输出饱和或非饱和的电流；所述补偿电路用于在所述主电荷泵电路输出非饱和的电流时对其进行电流补偿； 滤波器，对所述电荷泵输出的电流进行滤波，并依据所述电流产生控制电压； 压控振荡器，依据所述控制电压产生输出信号。
2.根据权利要求1所述的锁相环电路，其特征在于:所述锁相环电路还包括:分频器，用于分频所述输出信号，产生反馈信号。
3.根据权利要求1或2所述的锁相环电路，其特征在于:所述主电荷泵包括充电电路及放电电路；其中: 所述充电电路包括第一 PMOS管、第二 PMOS管及一反相器，所述反相器的输入端连接于所述鉴频鉴相器的输出端、输出端连接于所述第二 PMOS管的栅极；所述第一 PMOS的栅极用于输入第一电压，源极连接电源，漏极连接于所述第二 PMOS管的源极； 所述放电电路包括第一 NMOS管、第二 NMOS管，所述第一 NMOS管的栅极用于输入第二电压，源极接地，漏极连接于所述第二 NMOS的源极；所述第二 NMOS的栅极连接于所述鉴频鉴相器的输出端，漏极连接于所述第二 PMOS的漏极且作为所述主电荷泵的输出端。
4.根据权利要求3所述的锁相环电路，其特征在于:所述检测信号包括输出到所述充电电路的充电检测信号以及输出到所述放电电路的放电检测信号。
5.根据权利要求3所述的锁相环电路，其特征在于:所述补偿电路包括充电补偿电路，所述充电补偿电路包括第一运算放大器、第二运算放大器、第一电阻以及PMOS电流镜，其中: 所述第一运算放大器用于输入与所述第一 PMOS管阈值电压相等的第三电压并对该第三电压进行缓冲后输出，其输出端连接于所述第一电阻的第一端； 所述第二运算放大器的第一输入端输入所述控制电压，第二输入端连接于所述第一电阻的第二端以输入所述第三电压，输出端连接于所述PMOS电流镜； 所述PMOS电流镜的第一输入端连接于所述第二运算放大器，第二输入端连接电源，输出端连接于所述主电荷泵的输出端，用于输出充电补偿电流； 所述充电补偿电流I1=Kp (Vc-V3VR1，其中，Kp为所述PMOS电流镜的放大系数，Vc为所述控制电压，V3为第三电压，R1为所述第一电阻的阻值； 当Vc > V3时，所述充电补偿电路输出充电补偿电流。
6.根据权利要求5所述的锁相环电路，其特征在于:所述PMOS电流镜包括第三PMOS管及第四PMOS管，其中: 所述第三PMOS管的栅极连接于所述第二运算放大器的输出端，源极连接于电源，漏极连接于所述第一电阻的第二端； 所述第四PMOS管的栅极连接于所述第二运算放大器的输出端，源极连接于电源，漏极用于输出所述充电补偿电流。
7.根据权利要求3所述的锁相环电路，其特征在于:所述补偿电路包括放电补偿电路，所述放电补偿电路包括第三运算放大器、第四运算放大器、第二电阻以及NMOS电流镜，其中: 所述第三运算放大器用于输入与所述第一 NMOS管阈值电压相等的第四电压并对该第四电压进行缓冲后输出，其输出端连接于所述第二电阻的第一端； 所述第四运算放大器的第一输入端输入所述控制电压，第二输入端连接于所述第二电阻的第二端以输入所述第四电压，输出端连接于所述NMOS电流镜； 所述NMOS电流镜的第一输入端连接于所述第四运算放大器，第二输入端连接地，输出端连接于所述主电荷泵的输出端，用于输出放电补偿电流； 所述放电补偿电流I2=Kn (V4-Vc VR1，其中，Kn为所述NMOS电流镜的放大系数，Vc为所述控制电压，V4为第四电压，R2为所述第二电阻的阻值； 当Vc < V4时，所述放电补偿电路输出放电补偿电流。
8.根据权利要求7所述的锁相环电路，其特征在于:所述NMOS电流镜包括第三NMOS管及第四NMOS管，其中: 所述第三NMOS管的栅极连接于所述第四运算放大器的输出端，源极连接地，漏极连接于所述第二电阻的第二端； 所述第四NMOS管的栅极连接于所述第四运算放大器的输出端，源极连接地，漏极用于输出所述放电补偿电流。
【文档编号】H03L7/099GK103929174SQ201310015138
【公开日】2014年7月16日 申请日期:2013年1月15日 优先权日:2013年1月15日
【发明者】郭振业, 苏振江 申请人:中芯国际集成电路制造(上海)有限公司