一个包络检波器和多通路包络检波器电路的制作方法

专利名称：一个包络检波器和多通路包络检波器电路的制作方法
技术领域：
本发明涉及包络检波器和多通路包络检波器电路，特别涉及用于调幅(Amplitude-Modulation, AM)和幅移键控(Amplitude-Shift-Keying, ASK)信号的包络检波电路。
背景技术：
许多类型的电子系统都包括一个接收器，其必须处理接收的信号。该信号可能是加载在载波上的，例如通过调整或调制载波的振幅而载入。调幅(AM)和幅移键控(ASK)是调制幅度而加载信号的两种方法。接收器可以使用包络检波器而从载波上提取出该信号。包络检波器输出的信号通常是载波在时间上的峰值。然后包络信号再经解调器或数字信号处理器(DSP)进一步处理。图1是包络检测示意图。载波102通常有一个恒定的频率，但是其幅度被调制而加载一个信号。加载的信号可以包含或代表着各种信息，诸如歌曲、乐曲、数据、视频、加密数据、或一些其他类型的数据流。理论上包络检波器会从载波102的正峰值产生一个上半部包络信号104，从载波102的负峰值或波谷产生一个下半部包络信号106。但是，真实的包络检波器上的电路损耗会产生一个电压降或损耗，因此真实的上部包络输出108要低于上部包络信号104。类似地，真实的下部包络输出110的绝对电压值要小于下部包络信号106。这些电路损耗可能是由二极管检波器、滤波器诸如R-C滤波器(其施加一个R-C时间常数限制)、以及各种对频率敏感的阻抗的电压降造成的。例如，一个二极管检波器以及其后的滤波器就构成一个简单的包络检波器，该包络检波器的最大频率就受限于滤波器的R-C时间常数。电·源或接地线上的纹波(ripple)会破坏一些包络检波器的稳定性，诸如那些基于晶体管反相器(inverter)或驱动器(driver)的包络检波器。具有接地源极或漏极的晶体管会将电源线或地电压纹波注入到检测到的信号中。施密特触发阶段(Schmidt-trigger stages)不能在大范围的输入电压或大摆幅的信号上运行。有源电路诸如运算放大器、均衡器、微分器、和锁相环(PLL)会增加电路复杂性，也会引入第二个问题，如谐波和环路稳定性。现有技术的包络检波器通常对频率很敏感。当载波102的频率或加载数据的频率增加时，阻抗损耗和电压降就会显著增加。当频率上升，电压降会接近载波102的整个幅度。因此可能不允许非常高的数据比特率。也许需要有能调整恢复时钟相位的复杂电路，但是这些复杂电路又会由于它们的复杂性而将其自身的限制性强加在运行频率上。抖动和相位误差也会增加和产生问题。使时钟相位完全匹配载波102的峰值也是非常困难的。需要有一个能在非常高频率和数据率上运行的包络检波器。包络检波电路不要有许多有源部件，诸如具有供电的或接地的源极或漏极的放大器晶体管，这样能减少纹波问题。包络检波器需要时间多路复用(time-multiplexed)或具有并行通路，以增加数据率。

图1是包络检测示意图。
图2是双通路采样保持包络检波器的示意图。
图3A-D突出显示双通路包络检波器的运行状况。
图4是显示图2-3包络检波器运行的时序图。
图5显示一个检测负峰值的包络检波器。
图6是单通路包络检波器。
图7显示具有分开时钟源的包络检波器。
图8显示具有两个独立通路的包络检波器，其中两个通路通过后置处理器结合。
图9显示具有四个独立通路的包络检波器，其中四个通路通过后置处理器结合。
图10是图9四通路包络检波器的时序图。
图11是图9四通路包络检波器的另一个时钟时序图。
图12A-C显示开关可以由η沟道晶体管、ρ沟道晶体管或具有并联η沟道和ρ沟道晶体管的传输门来实施。 发明详述
本发明涉及改进的包络检波器。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于 其它实施例。因此，本发明不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。
图2是双通路采样保持包络检波器的示意图。接收信号RF_IN进入时钟恢复反相器 42 (clock-recovery inverter)和时钟产生器 40，产生时钟 CK1、CK1B、CK2...CK5。这些产生的时钟的时序如图4显示。RF_IN是一个调幅(AM)或幅移键控(ASK)编码信号。
第一检测通路通过采样开关20对RF_IN进行采样，开关20由CKl时钟控制。在RF_IN的载波102正峰值期间，二极管22允许正电流通过，对采样电容器24充电。当CK2是有效(active)时，采样电容器24上的采样电荷就通过保持开关28，对加总输出电容器94充电。当CK3是有效(active)时，重置开关26对采样电容器24进行放电，使得节点NQl下降到地电压。
第二检测通路通过采样开关30对RF_IN进行采样，开关30由CKlB时钟控制。在RF_IN的载波102正峰值期间，二极管32允许正电流通过，对采样电容器34充电。当CK4是有效时，采样电容器34上的采样电荷就通过保持开关38，对加总输出电容器94和NQ3充电。当CK5是有效时，重置开关36对采样电容器34进行放电，使得节点NQ2下降到地电压。
图3A-D突出显示了双通路包络检波器的运行状况。在图3A中，在第一相位期间，节点NQl对RF_IN进行采样，节点NQ2保持以驱动NQ3和加总输出电容器94。时钟CKl和CK4为高，CKlB为低。第一通路中的采样开关20闭合并传导电流，第二通路中的保持开关38闭合并传导电流。所有其他开关断开，不传导电流。
因为采样开关30断开，RF_IN上的AM或ASK调制信号在第二通路上受阻，但是在第一通路上通过采样开关20，而对采样电容器24和节点NQl充电。第一通路上的重置开关26和保持开关28断开。
在第二通路上，采样电容器34和节点NQ2上的先前采样的信号通过保持开关38对加总输出电容器94充电或放电。因此输出节点NQ3上的输出电压被稍微调整了一点点。在图3B中，在第二相位期间，节点NQl仍然对RF_IN进行采样，但是节点NQ2被重置。时钟CK1、CK5为高，CKlB为低。第一通路中的采样开关20闭合并传导电流，而第二通路中的重置开关36闭合并传导电流。所有其他开关断开，不传导电流。在第二通路上，采样电容器34被闭合的重置开关36放电。该重置为接下来的第三和第四相位期间第二通路对RF_IN输入进行采样而做准备。节点NQ3和加总输出电容器94被断开的保持开关28、38隔离。在第二相位期间，加总输出电容器94保持输出电压，而用于下游逻辑，诸如DSP或解调器。在图3C中，在第三相位期间，节点NQl保持，驱动NQ3和加总输出电容器94，节点NQ2对输入RF_IN进行采样。时钟CKlB和CK2为高，CKl为低。第二通路中的采样开关30闭合并传导电流，而第一通路中的保持开关28闭合并传导电流。所有其他开关断开，不传导电流。因为采样开关20断开，RF_IN上的AM或ASK调制信号在第一通路上受阻，但是在第二通路上通过采样开关30，而对采样电容器34和节点NQ2充电。第二通路上的重置开关36和保持开关38断开。在第一通路上，采样电容器24和节点NQl上的先前采样的信号通过保持开关28对加总输出电容器94充电或放电。因此输出节点NQ3上的输出电压这个时候被第一通路稍微调整了一点点。在图3D中，在第四相位期间，节点NQ2仍然对输入RF_IN进行采样，但是节点NQl被重置。时钟CK1B、CK3为高，CKl为低。第二通路中的采样开关30闭合并传导电流，而第一通路中的重置开关26闭合并传导电流。所有其他开关断开，不传导电流。在第一通路上 ，采样电容器24被闭合的重置开关26放电。该重置为接下来的第一和第二相位期间第一通路对RF_IN输入进行采样而做准备。节点NQ3和加总输出电容器94被断开的保持开关28、38隔离。在第四相位期间，加总输出电容器94保持输出电压，用于下游逻辑，诸如DSP或解调器。图4是显示图2-3包络检波器运行的时序图。例如，输入RF_IN的幅度被一个发射器调制，RF_IN的峰值有不同电压。第一个峰值是1.00伏电压，第二个峰值是1.06伏电压，第三个峰值是1.19伏电压，第四个峰值是1.04伏电压。图3A-D显示的四个相位发生在RF_IN的两个周期上。因此在RF_IN的第一个周期内，第一和第二相位上，CKl为高，CKlB为低，而在RF_IN的第二个完整周期内，第三和第四相位上，CKl为低，CKlB为高。在第三相位期间，CK2脉冲至高位，通过保持开关28而驱动加总输出电容器94，而在第四相位期间，CK3脉冲至高位，闭合重置开关26，重置节点NQl。在RF_IN的第一个周期内，当采样电压是1.00伏时，以及在RF_IN的第三个周期内，当采样电压是1.19伏时，第一通路对RF_IN进行采样。在RF_IN的第一个周期，第一通路上的内部节点NQl达到0.58伏而不是满满的RF_IN1.00伏，是因为通路上的损耗，如通过二极管22的损耗，以及和采样电容器24的电荷共享，以及第一通路上的寄生电容。在RF_IN的第三个完整周期，当RF_IN是1.19伏时，内部节点NQl达到0.72伏。在第四相位，CK3通过重置开关26而重置NQl到接地。在第三相位，CK2为高，保持开关28连接NQl到输出NQ3。因为电荷在采样电容器24和加总输出电容器94之间共享，输出NQ3上的电压上升或下降。在该理想例子中，NQ3匹配NQ1，但是在实际电路中，会出现一些电压损耗。因此在第三相位，NQ3变到0.58伏。
在RF_IN的第二个周期内，当采样电压是1.06伏时，以及在RF_IN的第四个周期内，当采样电压是1.04伏时，第二通路对RF_IN进行采样。在RF_IN的第二个周期，第二通路上的内部节点NQ2达到0.63伏而不是满满的RF_IN1.06伏，是因为通路上的损耗，如通过二极管32的损耗，以及和采样电容器34的电荷共享，以及第二通路上的寄生电容。
在RF_IN的第四个完整周期，当RF_IN是1.04伏时，内部节点NQ2达到0.62伏。在第四相位，CK5通过重置开关36而重置NQ2到接地。在第一相位,CK4为高,保持开关38连接NQ2到输出NQ3。因为电荷在第二通路上的采样电容器34和加总输出电容器94之间共享，输出NQ3上的电压上升或下降。在该理想例子中，NQ3匹配NQ2，但是在实际电路中，会出现一些电压损耗。因此在RF_IN的第三周期的第一相位期间，NQ3变到0.63伏。
输出NQ3被第一通路和第二通路在输入RF_IN的交替周期里交替驱动。每个通路都能以RF_IN整体速度和数据率的一半而运行。因此支持的数据率可以通过并行运行两个通路而加倍。
图5显示一个检测负峰值的包络检波器。二极管41、43和图2_3中的二极管22、32方向或极性相反。除此以外，运行过程和以上描述的一样。不是采样RF_IN的正峰值电压，而是采样RF_IN 波谷的最大负电压。当正电流从采样电容器24流过二极管41和采样开关20到达RF_IN时，采样电容器24放电，NQl下降到地电压以下。重置开关26对采样电容器24充电，从一个负电压重新回到地电压。
如图2-3所示的正的包络检波器，和如图5所示的负的包络检波器，都可以对同一个RF_IN输入进行采样，为系统提供上半部包络信号104和下半部包络信号106 (图1)。
图6是单通路包络检波器。时钟产生器40仅产生CK1、CK2和CK3。没有第二通路的采样和保持。但是，采样开关20每两个RF_IN周期闭合一次，而对输入进行采样，对采样电容器24充电，保持电荷在NQl上。然后保持开关28闭合，与加总输出电容器94共享电荷，在NQ3上产生输出电压。
因为只有一个通路，所以最大采样率是图2-5的一半。最大数据率是载波频率的一半。
图7显示的包络检波器是和时钟源分开的。不是从输入信号RF_IN来恢复时钟的，在此实施例中有一个分开的时钟源CK_SRC。这个独立的时钟源CK_SRC输入到时钟恢复反相器42，并从时钟产生器40中产生时钟。
当输入信号RF_IN是ASK编码或调幅(AM)时，载波102的频率和相位是相对恒定的。只有幅度被调制了。因此时钟往往非常稳定。一个独立时钟产生的频率可以和发生RF_IN的发射器的载波频率一样。时钟源的相位可以通过使用锁相环(PLL)或其他方法而与RF_IN的相位匹配或锁定，但是这不是必要的。当使用了最大数据率时，可以添加PLL，使得时钟上升沿出现在RF_IN低于地电压或中点电压时。可以产生多个时钟相位，并选择使用一个时钟相位低于地电压采样RF_IN。因为是在一个完整周期内采样RF_IN峰值，所以时钟的确切时序对精确相位或输入RF_IN和该时钟源之间的相位误差是不敏感的。即使存在一些相位误差，也能获取峰值电压。因为内部采样电容器在每次采样后都被重置开关重置，如果一个周期内存在采样误差，那么几乎没有或没有误差会传递到以后的周期里。
图8显示具有两个独立通路的包络检波器，其中两个通路通过后置处理器结合。在图2-5和图7中，两个通路的采样是通过加总输出电容器94合并的，因为当保持开关28、38交替断开时，电荷共享。在此实施例中，每个通路都有其自己的分开的输出电容器44、45。输出电容器44存储第一通路在NQ3上的电荷，而第二输出电容器54存储第二通路在第二输出节点NQ4上的电荷。由输出电容器94执行的电荷合并功能由后置处理电路50代替。后置处理电路50从两个通路接收两个输入，NQ3和NQ4，它们代表RF_IN两个连续周期的采样电压。这些输出电压可以通过模数转换器(ADC)转换成数字值，然后通过数字信号处理器(DSP)或其他二进制逻辑进行数字合并。后置处理电路50可以执行解调程序。或者，后置处理电路50也可以是综合两个输入NQ3、NQ4的模拟电路。图9显示具有四个独立通路的包络检波器，其中四个通路通过后置处理器结合。不是两个通路，而是四个通路，每个通路每四个周期对输入RF_IN采样一次。第一通路70在每四个RF_IN周期里的第一个周期对RF_IN进行采样，当CKl为高时，采样开关20闭合对采样电容器24充电，如图2-8所描述的。当CK2为高时，保持开关28共享电荷到输出电容器44和输出节点NQ3。CK3使用重置开关26对采样电容器24放电。第二通路72在每四个RF_IN周期里的第二个周期对RF_IN进行采样，当CK6为高时，采样开关30闭合对采样电容器34充电，如图2-8所描述的。当CK4为高时，保持开关38共享电荷到输出电容器54和输出节点NQ4。CK5使用重置开关36对采样电容器34放电。第三通路74 在每四个RF_IN周期里的第三个周期对RF_IN进行采样，当CK7为高时，米样开关闭合对内部米样电容器充电。当CK8为高时,保持开关共享电荷到输出电容器和输出节点NQ5。CK9使用重置开关对内部采样电容器放电。第三通路74中的开关和电容器和第一通路70中的是一样的，只不过没有显示出来。第四通路76在每四个RF_IN周期里的第四个周期对RF_IN进行采样，当CKlO为高时，采样开关闭合对内部采样电容器充电。当CKll为高时，保持开关共享电荷到输出电容器和输出节点NQ6。CK12使用重置开关对内部采样电容器放电。第四通路76中的开关和电容器和第一通路70中的是一样的，只不过没有显示出来。时钟产生器40产生的时钟CK1-CK12的时序如图10或图11所示。后置处理电路50接收四个输入NQ3、NQ4、NQ5、NQ6,并综合它们以调整输入RF_IN每个周期的包络信号。因此数据率可以等于载波频率。因为有了四个通路(而不是两个通路)，这就使得每个通路里的开关、电容器、和其他电路有两倍的时间运行。和两个通路的实施例相比，假设相同的条件、过程和设备尺寸，四个通路的实施例则有两倍的时间用于电荷共享、充电、放电。四个通路实施例的最大理论数据率是两个通路检波器的两倍。图10是图9四通路包络检波器的时序图。时钟是闻位有效的，当时钟是闻时，闭合开关，当时钟是低时，使开关断开和隔离。在每四个RF_IN周期里的第一个周期，CKl走高，使第一通路采样RF_IN。然后在RF_IN的第二个周期，CK2走高，断开前一个开关，调整第一通路输出NQ3到后置处理电路50。最后CK3走高，重置第一通路，放电内部采样电容器24。
在每四个RF_IN周期里的第二个周期，CK6走高，使第二通路采样RF_IN。然后在RF_IN的第三个周期，CK4走高，断开前一个开关，调整第二通路输出NQ4到后置处理电路50。最后CK5走高，重置第二通路，放电内部采样电容器34。
在每四个RF_IN周期里的第三个周期，CK7走高，使第三通路采样RF_IN。然后在RF_IN的第四个周期，CK8走高，断开前一个开关，调整第三通路输出NQ5到后置处理电路50。最后CK9走高，重置第三通路，放电其内部采样电容器。
在每四个RF_IN周期里的第四个周期，CKlO走高，使第四通路采样RF_IN。然后在RF_IN接下来的第一个周期(第五个周期)，CKll走高，断开前一个开关，调整第四通路输出NQ5到后置处理电路50。最后CK12走高，重置第四通路，放电内部采样电容器。
后置处理电路50接收通路输入NQ3-NQ6，接收延迟大约是输入RF_IN的一个周期。后置处理电路50也有一些额外的延迟，然后才会有最终的包络检波信号输出给其他电路。
图11是图9四通路包络检波器的另一个可能的时钟时序图。在这个变化的时钟时序里，保持和重置时钟的脉宽被延宽了。将较窄的时钟展宽，这会有更多的时间用于放电内部采样电容器和通过保持开关共享电荷到输出电容器
保持时钟CK2、CK4、CK8、CKll的宽度从半个周期增加到三个半周期(1.5个周期)。同样，重置时钟CK3、CK5、CK9、CK12的宽度也从半个周期增加到三个半周期(1.5个周期)，延迟直到保持时钟失效之后。理论上后置处理电路50仍然同一时间接收通路输出NQ3-NQ6，尽管当电路在一个较高速率上运行时，电荷共享延迟会将输出稳定信号的实际时间推后到后面的周期。
图12A-C显示开关可以由η沟道晶体管、ρ沟道晶体管或具有η沟道和ρ沟道晶体管的传输门来实施。图12Α显示η沟道晶体管82，其栅极接收时钟信号CK，如图2中开关20的CKl。当CK为高时，η沟道晶体管82闭合漏极到源极连接，使得电流流过，将两端(terminal)连接在一起。当CK是低时，η沟道晶体管82断开漏极到源极连接，阻断电流，隔离两端。
图12Β显示ρ沟道晶体管84，其栅极接收时钟信号CKB，如图2中开关20的CKl的逆。当CK为高时，CKB为低，P沟道 晶体管84闭合漏极到源极连接，使得电流流过，将两端连接在一起。当CK是低时，CKB为高，ρ沟道晶体管84断开漏极到源极连接，阻断电流，隔离两端。
图12C显示具有η沟道晶体管82和ρ沟道晶体管84的传输门，其中η沟道晶体管82的栅极接收CK，ρ沟道晶体管84的栅极接收逆时钟信号CKB，如图2中开关20的CKl的逆。η沟道晶体管82的源极连接到ρ沟道晶体管84的漏极，η沟道晶体管82的漏极连接到P沟道晶体管84的源极。术语源极和漏极是可互换的，因为它们取决于施加的偏压。
当CK为高时，η沟道晶体管82闭合漏极到源极连接，使得电流流过，将两端连接在一起。而且，CKB为低，ρ沟道晶体管84闭合漏极到源极连接，使得电流流过，将两端连接在一起。
当CK为低时，η沟道晶体管82断开漏极到源极连接，阻断电流流过，隔离两端。而且，CKB为高，ρ沟道晶体管84断开漏极到源极连接，阻断电流流过，隔离两端。
η沟道晶体管82的体端或衬底端可以连接到最低可用电压，如当中点是VDD/2时连接到地电压，或者连接到负峰值电压的平均值，或者连接到衬底偏压VBB。类似地，p沟道晶体管84的体端或衬底端可以连接到最闻可用电压，如VDD。
其他实施例发明人还想到了几个其他实施例。例如，所示实施例的不同组合。任何实施例都可以使用从输入RF_IN恢复的时钟或从独立时钟源恢复的时钟，如图7所示。虽然已经描述了一个、两个、或四个通路，但是也可以有不同数量的通路，如8个或16个通路，或一个非二进制数量的通路，如3、5、6等等。可以使用单输出电容器44来合并来自三或四通路的电荷，来替代使用后置处理电路50。后置处理电路50可以接收一个或多个具有正向二极管用于正包络检波的通路，以及其他的具有反向二极管用于负包络检波的通路。因此后置处理电路50可以产生上半和下半包络信号。虽然已经显示了单个后置处理电路50，但是也可以使用两个或多个后置处理电路50，或者单个后置处理电路50可以有多路。其后跟有缓冲器或解调器阶段或后置处理电路50的输出电容器44可以产生一个全摆幅的、轨到轨输出信号。时钟恢复反相器42可以是限幅放大器或一串逆变器，执行时钟恢复或解调。时钟产生器40可以是闩锁(latch)、触发器(flip-flop)、逻辑门、逆变器、延时元件、缓冲器、和传输门的组合。独立时钟源CK_SRC可以从输入信号RF_IN或前导(pre-cursor)产生，因此时钟源CK_SRC可能不是真正独立的,但是一个衍生的时钟源。时钟源CK_SRC可以和RF_IN有不同的频率，如发射的载波频率的倍数或分数。时钟可以是非重叠的，或者是偏斜的(tweaked, skewed),或者具有延迟沿以防竞争或馈通的情况(raceor feedthrough co ndition)。虽然已经描述了单端信号，但是也可以使用差分信号用于包络检波器。可以使用全差分开关，或者用于正和负差分线路的两路可以用于每个差分信号。相对于将元件接地，接地端可以连接到另一个差分线路。虽然已经描述了射频(RF)输入RF_IN，但是输入的频率不一定要在RF范围内，可以是其他频率，如音频或微波。虽然已经描述了调幅(AM)和幅移键控(ASK)编码输入，但是可以使用其他类型的调幅编码机制，如脉冲调幅(PAM)。虽然作为一个通用环境，已经描述了 RF_IN输入是从发射器产生的并由接收器接收的，但是发射器和接收器可以在同一电路板、基板、或芯片上。虽然已经描述了载波是一正弦波，但是载波也可以是其他波形，如方波、三角波、锯齿波等等，或者可以有各种变形，尤其是在较高速率时。包络检波电路还可以用于其他应用和系统，如全球定位系统(GPS)、近场通信(NFC)、射频识别(RFID)读取器、线缆调制解调器、射频(RF)基站、发射器、接收器。在一个实际系统中，峰值电压可能比图4和图10-11显示的更大或更小，例如只有几百毫伏或更小。而且，峰值变化可能更缓慢地出现在更多周期内。虽然已经描述了交替输入信号RF_IN，其摆幅从中点或地面的共模电压到正负峰值，但是中点电压可以平移到其他值，比如电源电压的一半，或VDD/2。在此替代下，重置开关26、36，采样电容器24、34，输出电容器44时连接到VDD/2，而不是接地。虽然显示的二极管22是在采样开关20之后，但是二极管22也可以位于采样开关20之前。这样可以使用一个二极管来代替两个二极管22、32。该合并或结合的二极管置于RF_IN和一个整流节点之间。该整流节点连接到开关20的左输入和开关30的左输入。因此一个合并的二极管可以用于两个通路。同样，其他二极管可以置于采样开关之前或之后，但是仍然是和采样开关串联。
虽然在理想情况下，在理想的包络信号和实际包络信号之间只有一点点或没有电压降，如图1所示，但是在较高数据率时，电压降会增加。例如，在IOOMHz的数据率和载波频率下，幅度会减小一半。幅度的减小对允许的数据率会有一个限制。但是，一些现有技术包络检波器在仅仅IMHz的情况下就会有50%的幅度减小。
虽然在每个通路中都描述有二极管，但是这些二极管也可以是p-n结或二极管接法晶体管。也可以使用桥式整流器或一个外部整流器。一个栅极和漏极连接在一起并连接到采样开关20、其源极连接到节点NQl的η沟道晶体管可以作为一个二极管用于正包络检波。电容器可以是其源极和漏极连接在一起作为一个电容器端、其栅极作为第二电容器端的晶体管。也可以使用其他类型的电容器，比如金属-绝缘体-金属(MIM)电容器或金属-氧化物-金属(MoM)电容器或金属-金属或多晶硅-多晶硅(Poly-Poly)或金属-多晶娃或其他片外电容器(off-chip capacitor),如陶瓷电容器或薄膜电容器或聚酯电容器。
一些实施例不会使用所有部件。例如，在一些实施例中可以添加或删除开关。可以使用不同类型的开关，如双路开关或三路开关。复用器也可以用作开关。可以添加输入或输出电阻器，或者可以使用输入或输出滤波器。可以添加逆变器。
可以添加电容器、电阻器和其他滤波元件。开关可以是η沟道晶体管、ρ沟道晶体管、或具有并联的η沟道和ρ沟道晶体管的传输门，或更复杂的电路，可以是无源的或有源的，放大的还是非放大的。也可以添加外部开关，如继电器。
可以在各个节点上添加额外组件，如电阻器、电容器、电感器、晶体管、额外缓存等等，也还可以有寄生组件。启用和停用所述电路可用额外晶体管或以其它方式实现。可添加传送门晶体管或传输门以用于隔离。
晶体管、电容器、和其他组件的最终尺寸可在电路模拟或现场测试之后选择。金属掩模选项或其它可编程组件可用以选择最终晶体管尺寸。晶体管可以并联连接在一起而得到更大的晶体管，它们具有相同边缘或边界效应。电流可以是正电流或方向相反的负电流。电容器充电可以是充以正电荷或者充以负电荷。因此术语充电和放电可以是关于不同方向的电流，或者正或负电荷。输入信号的峰值可以是正峰值或负峰值(波谷)。
本发明背景技术部分可含有关于本发明的问题或环境的背景信息而非描述其它现有技术。因此，在背景技术部分中包括材料并不是申请人承认现有技术。
本文中所描述的任何方法或工艺为机器实施或计算机实施的，且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或其它机器产生的显示，且可包括也为机器产生的硬拷贝打印输出。对其它机器的计算机控制为另一有形结果。
已出于说明和描述的目的呈现了对本发明实施例的先前描述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于 以上启示，许多修改和变型是可能的。希望本发明的范围不受此详细描述限制，而是由所附权利要求书限制。
权利要求
1.一个包络检波器，包括: 具有载波的输入，其是调幅(AM)或幅移键控(ASK)编码； 时钟产生器，其产生第一顺序的第一采样时钟、第一保持时钟、第一重置时钟，其中所述第一采样时钟有效先于所述第一保持时钟有效，所述第一保持时钟有效先于所述第一重置时钟有效，其中所述第一顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第一顺序每两个或多个载波周期就循环重复； 第一采样开关，其被所述第一采样时钟控制，在所述载波第一周期期间导通； 第一整流器，其连接到所述第一采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动； 其中所述第一采样开关和所述第一整流器串联连接在所述输入和第一内部节点之间； 第一采样电容器，其在所述第一内部节点上，用以存储第一采样电荷，所述第一采样电荷是随着所述第一周期内所述输入的峰值电压变化而变化的； 第一重置开关，其在所述第一内部节点上，根据所述第一重置时钟，用以移除所述第一采样电容器上的所述第一采样电荷； 第一保持开关，其连接在所述第一内部节点上和第一输出节点之间，并由所述第一保持时钟控制，在所述第一周期结束后导通； 其中所述第一输出节点有第一调制信号，所述第一调制信号是随着所述第一周期内所述输入的峰值电压变化而变化的。
2.根据权利要求1所述的包络检波器，其中所述时钟产生器还产生第二顺序的第二采样时钟、第二保持时钟、第二重置时钟，其中所述第二采样时钟有效先于所述第二保持时钟有效，所述第二保持时钟有效先于所述第二重置时钟有效，其中所述第二顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第二顺序每两个或多个载波周期就循环重复，并和所述第一顺序偏移一个载波周期； 还包括: 第二采样开关，其被所述第二采样时钟控制，在所述载波第二周期期间导通； 第二整流器，其连接到所述第二采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动； 其中所述第二采样开关和所述第二整流器串联连接在所述输入和第二内部节点之间； 第二采样电容器，其在所 述第二内部节点上，用以存储第二采样电荷，所述第二采样电荷是随着所述第二周期内所述输入的峰值电压变化而变化的； 第二重置开关，其在所述第二内部节点上，根据所述第二重置时钟，用以移除所述第二采样电容器上的所述第二采样电荷； 第二保持开关，其连接在所述第二内部节点上和第二输出节点之间，并由所述第二保持时钟控制，在所述第二周期结束后导通； 其中所述第二输出节点有第二调制信号，所述第二调制信号是随着所述第二周期内所述输入的峰值电压变化而变化的。
3.根据权利要求2所述的包络检波器，还包括:输出合成器，其综合来自所述第一输出节点和所述第二输出节点的采样保持信号。
4.根据权利要求3所述的包络检波器，其中所述输出合成器是在输出节点上的一个加总电容器，其中所述输出节点硬连线到所述第一输出节点和硬连线到到所述第二输出节占.其中所述加总电容器上的输出电压在每个载波周期都被所述第一采样电荷和所述第二采样电荷交替调整，以跟踪所述输入的峰值电压作为检波包络信号。
5.根据权利要求3所述的包络检波器，其中所述输出合成器是一个后置处理电路，其接收所述第一输出节点，也接收所述第二输出节点，通过综合来自所述第一输出节点和所述第二输出节点的信号，产生一个随着所述输入的峰值电压变化而变化的检波包络信号。
6.根据权利要求5所述的包络检波器，其中所述输出合成器是一个数字信号处理器(DSP)0
7.根据权利要求5所述的包络检波器，其中所述输出合成器是一个解调器。
8.根据权利要求5所述的包络检波器，还包括: 第一输出电容器，其在所述第一输出节点上； 第二输出电容器，其在所述第二输出节点上。
9.根据权利要求2所述的包络检波器，其中所述时钟产生器产生所述第一采样时钟、所述第一保持时钟、所述第一重置时钟，所述第一采样时钟在所述输入的第一周期内是有效的，所述第一保持时钟在所述输入第二周期的第一部分内是有效的，所述第一重置时钟在所述输入第二周期的第二部分内是有效的； 其中所述时钟产生器产生所述第二采样时钟、所述第二保持时钟、所述第二重置时钟，所述第二采样时钟在所述输入的第二周期内是有效的，所述第二保持时钟在所述输入第一周期的第一部分内是有效的，所述第二重置时钟在所述输入第一周期的第二部分内是有效的。
10.根据权利要求2所述的包络检波器，还包括: 时钟恢复电路，其连接到所述输入，用于从所述输入接收一个恢复时钟，其中所述恢复时钟输入到所述时钟产生器。
11.根据权利要求2所述的包络检波器，还包括: 源时钟，其不是从所述输入产生的，所述源时钟输入到所述时钟产生器， 其中所述源时钟没有相位锁定到所述输入。
12.根据权利要求3所述的包络检波器，其中所述第一方向是一个反方向； 其中所述第一整流器阻止来自所述输入的负电流，允许反向电流从所述第一采样电容器流到所述输入； 其中所述第一输出节点有所述第一调制信号，其在所述第一周期随着所述输入负峰值的变化而变化。
13.根据权利要求3所述的包络检波器，其中所述第一整流器是一个二极管或一个二极管接法的晶体管。
14.根据权利 要求3所述的包络检波器，其中所述第一采样开关、所述第一保持开关、所述第一重置开关、所述第二采样开关、所述第二保持开关、所述第二重置开关，每个都是一个其栅极接收时钟的n-沟道晶体管，或者每个都是一个其栅极接收逆时钟的P-沟道晶体管，或者每个都是一个具有并联连接P-沟道晶体管和η-沟道晶体管的传输门。
15.根据权利要求3所述的包络检波器，其中所述时钟产生器还产生第三顺序的第三采样时钟、第三保持时钟、第三重置时钟，其中所述第三采样时钟有效先于所述第三保持时钟有效，所述第三保持时钟有效先于所述第三重置时钟有效，其中所述第三顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第三顺序每四个或多个载波周期就循环重复，并和所述第一顺序偏移两个载波周期； 还包括: 第三采样开关，其被所述第三采样时钟控制，在所述载波第三周期期间导通； 第三整流器，其连接到所述第三采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动； 其中所述第三采样开关和所述第三整流器串联连接在所述输入和第三内部节点之间； 第三采样电容器，其在所述第三内部节点上，用以存储第三采样电荷，所述第三采样电荷是随着所述第三周期内所述输入的峰值电压变化而变化的； 第三重置开关，其在所述第三内部节点上，根据所述第三重置时钟，用以移除所述第三采样电容器上的所述第三采样电荷； 第三保持开关，其连 接在所述第三内部节点上和第三输出节点之间，并由所述第三保持时钟控制，在所述第三周期结束后导通； 其中所述第三输出节点有第三调制信号，所述第三调制信号是随着所述第三周期内所述输入的峰值电压变化而变化的； 其中所述时钟产生器还产生第四顺序的第四采样开关、第四保持时钟、第四重置时钟，其中所述第四采样时钟有效先于所述第四保持时钟有效，所述第四保持时钟有效先于所述第四重置时钟有效，其中所述第四顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第四顺序每四个或多个载波周期就循环重复，并和所述第一顺序偏移三个载波周期； 第四采样开关，其被所述第四采样时钟控制，在所述载波第四周期期间导通； 第四整流器，其连接到所述第四采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动； 其中所述第四采样开关和所述第四整流器串联连接在所述输入和第四内部节点之间； 第四采样电容器，其在所述第四内部节点上，用以存储第四采样电荷，所述第四采样电荷是随着所述第四周期内所述输入的峰值电压变化而变化的； 第四重置开关，其在所述第四内部节点上，根据所述第四重置时钟，用以移除所述第四采样电容器上的所述第四采样电荷； 第四保持开关，其连接在所述第四内部节点上和第四输出节点之间，并由所述第四保持时钟控制，在所述第四周期结束后导通； 其中所述第四输出节点有第四调制信号，所述第四调制信号是随着所述第四周期内所述输入的峰值电压变化而变化的； 其中所述输出合成器综合来自所述第一输出节点、所述第二输出节点、所述第三输出节点、和所述第四输出节点的采样保持信号。
16.一个幅值包络检波器，包括: 一个输入，其接收调幅或幅移键控(ASK)编码输入信号，其中载波有调制的峰值电压； 第一采样开关装置，其根据第一采样时钟来传导电流； 第一整流装置，用于允许电流正向流动，阻止电流以与正向相反的反向流动； 其中所述第一采样开关装置和所述第一整流装置串联连接在所述输入和第一通路节点之间； 第一采样电容装置，用于存储在第一通路节点上的电荷； 第一重置开关装置，其根据第一重置时钟而放电所述第一采样电容装置； 第一保持开关装置，其根据第一保持时钟而将第一电荷从所述第一通路节点传导到第一输出节点； 第二采样开关装置，其根据第二采样时钟来传导电流； 第二整流装置，用于允许电流正向流动，阻止电流以与正向相反的反向流动； 其中所述第二采样开关装置和所述第二整流装置串联连接在所述输入和第二通路节点之间； 第二采样电容装置，用于存储在第二通路节点上的电荷； 第二重置开关装置，其根据第二重置时钟而放电所述第二采样电容装置；· 第二保持开关装置，其根据第二保持时钟而传导来自所述第二通路节点的第二电荷；合成装置，用于综合所述第一电荷和所述第二电荷，以产生一个包络信号，其中所述包络信号随着所述输入的调制峰值电压的变化而变化。
17.根据权利要求16所述的包络检波器，其中所述第二保持开关装置根据所述第二保持时钟而传导所述第二电荷到所述第一输出节点； 加总电容装置，其连接到所述第一输出节点，用于存储在所述第一输出节点上的所述第一电荷和所述第二电荷，以产生所述包络信号。
18.根据权利要求17所述的包络检波器，还包括: 解调装置，其连接到所述包络信号，用于解调所述包络信号。
19.根据权利要求16所述的包络检波器，还包括: 第一输出电容装置，用于存储在所述第一输出节点上的所述第一电荷； 第二输出电容装置，用于存储在第二输出节点上的所述第二电荷； 后置处理装置，用于综合所述第一输出节点上的第一输出信号和所述第二输出节点上的第二输出信号，以产生所述包络信号。
20.根据权利要求16所述的包络检波器，还包括: 时钟产生装置，用于产生所述第一采样时钟在所述输入的第一周期内，用于产生所述第二采样时钟在所述输入的第二周期内，用于产生所述第一保持时钟在所述第一采样时钟结束之后，用于产生所述第一重置时钟在所述第一保持时钟结束之后，用于产生所述第二保持时钟在所述第二采样时钟结束之后，用于产生所述第二重置时钟在所述第二保持时钟结束之后。
21.根据权利要求20所述的包络检波器，还包括: 时钟恢复装置，用于从所述输入而产生一个恢复时钟，所述时钟恢复装置从所述输入检测所述载波； 其中所述恢复时钟输入到时钟产生装置。
22.根据权利要求20所述的包络检波器，还包括: 时钟源装置，用于接收一个源时钟； 其中所述源时钟输入到所述时钟产生装置。
23.—个多通路包络检波器电路，包络: 一个调制输入，其接收一个调幅或或幅移键控(ASK)编码输入信号，其中一个载波有调制的峰值电压； 第一采样开关，其被第一采样时钟控制，以在所述载波的第一周期内传导电流到第一内部节点； 综合整流器，其连接在所述调制输入和所述第一采样开关之间，允许电流正向流动到整流节点，阻止电流反向流动； 第一采样电容器，其在所述第一内部节点上，用于在所述第一周期期间存储第一采样电荷，所述第一采样电荷是随着所述调制输入的调制峰值电压的变化而变化的； 第一重置开关，其在所述第一内部节点上，其根据第一重置时钟对所述第一采样电容器上的第一采样电荷进行放电； 第一保持开关，其连接在所述第一内部节点和一个加总节点之间，其由第一保持时钟控制，在所述第一周期结束后传导电流； 第二采样开关，其被第二采样时钟控制，以在所述载波的第二周期内从所述整流节点传导电流到第二内部节点； 第二采样电容器，其在所述第二内部节点上，用于在所述第二周期期间存储第二采样电荷，所述第二采样电荷是随着所述调制输入的调制峰值电压的变化而变化的； 第二重置开关，其在所述第二内 部节点上，其根据第二重置时钟对所述第二采样电容器上的第二采样电荷进行放电； 第二保持开关，其连接在所述第二内部节点和所述加总节点之间，其由第二保持时钟控制，在所述第二周期结束后传导电流； 加总电容器，其在所述加总节点上，所述加总电容器产生一个输出电压，所述输出电压跟踪所述调制输入的调制峰值电压。
全文摘要
本发明披露了一种包络检波器和多通路包络检波器电路，其中包络检波器接收的输入是调幅(AM)或幅移键控(ASK)编码信号。每个通路都有一个采样开关和一个二极管，它们对一个内部采样电容器充电。一个保持开关将内部采样电容器连接到一个加总输出电容器或连接到一个后置处理电路。一个重置开关在每次采样后对内部采样电容器进行放电。两个或多个通路可以时间复用地对输入周期交替采样，然后它们的输出被加总输出电容器或被后置处理电路综合。二极管可以是反向的，检测负包络信号二不是正包络信号。用于开关的时钟可以从输入产生，或者可以从一个单独的时钟源产生。因为采样窗口对整个输入周期是开放的，所以时钟源对相位误差不敏感。
文档编号H03D1/18GK103236820SQ201310102468
公开日2013年8月7日 申请日期2013年3月27日 优先权日2013年3月8日
发明者蔡光杰, 潘良龄, 陈达夫 申请人:香港应用科技研究院有限公司