用于减少的输出变化的比较器电路的制作方法
【专利摘要】本发明涉及一种用于减少的输出变化的比较器电路。比较器电路用于产生表示输入信号与参考信号的比较的信号。在一实施例中，所述比较器电路包括用以提供相应信号放大的第一级及第二级，其中所述第二级的开关电路切换地耦合所述第一级及第二级的相应元件。所述比较器电路进一步包括用以基于所述第二级的中间信号产生输出信号的第三级。在另一实施例中，所述比较器电路的反馈电路将基于所述输出信号选择性地控制输出级的电压。
【专利说明】用于减少的输出变化的比较器电路
【技术领域】
[0001]本发明大体上涉及信号比较电路，且更特定来说但非排他地，涉及图像传感器读出电路。
【背景技术】
[0002]比较器电路通常见于半导体装置中，例如CMOS图像传感器。比较器电路的流行形式为异步比较器电路，其接收输入信号且提供表示所述输入信号与某参考信号的比较的输出信号。在异步比较器电路中，输入信号直接触发输出信号的产生。因此，异步比较器电路的输出信号通常倾向于信号噪声。举例来说，此类输出信号趋向于展现阈值跳动，所述阈值跳动被其它数字逻辑解译为二进制逻辑状态之间的快速切换。
[0003]另一类型的比较器电路为同步比较器电路，其以时钟或其它选通信号操作以基于输入信号启用比较决定。在同步比较器电路中触发输出信号进一步取决于此选通信号。然而，当选通信号触发输出信号的产生时，同步比较器电路的输出信号通常倾向于过饱和。因此，此类输出信号趋向于展现正确地表示与相对、错误的逻辑状态的比较从逻辑状态的突然且延长的切换。
[0004]随着集成电路制造技术不断提高，更小及/或更快的半导体装置的连续产生对此类比较器电路中的性能限制日益敏感。
【发明内容】
[0005]一方面，本发明涉及一种比较器电路，其包含:第一级，其用以取样输入信号，所述第一级包括第一增益电路以基于参考信号及所述输入信号在第一节点处提供第一中间信号；第二级，其包括:电容器，其用以基于所述第一中间信号存储电荷；开关电路，其在所述第一节点与所述电容器之间，所述开关电路用以基于开关控制信号切换地将所述第一节点耦合到所述电容器；第二增益电路，其经由第二节点耦合到所述电容器，所述第二增益电路用以基于所述电容器的所述所存储电荷在第三节点处提供第二中间信号；第三级，其包括耦合到所述第三节点的组合逻辑，所述组合逻辑用以接收输出启用控制信号及基于所述第二中间信号及所述输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较；及反馈电路，其耦合在所述第二节点与所述第四节点之间，所述反馈电路用以接收所述输出启用控制信号，且响应于所述输出启用控制信号，基于所述输出信号控制所第二节点的电压。
[0006]另一方面，本发明涉及一种图像传感器系统，其包含:像素阵列，其包括用以产生输入信号的多个像素；及比较器电路，其耦合到所述像素阵列，所述比较器电路包括:第一级，其用以取样输入信号，所述第一级包括第一增益电路以基于参考信号及所述输入信号在第一节点处提供第一中间信号；第二级，其包括:电容器，其用以基于所述第一中间信号存储电荷；开关电路，其在所述第一节点与所述电容器之间，所述开关电路用以基于开关控制信号切换地将所述第一节点耦合到所述电容器；第二增益电路，其经由第二节点耦合到所述电容器，所述第二增益电路用以基于所述电容器的所述所存储电荷在第三节点处提供第二中间信号；第三级，其包括耦合到所述第三节点的组合逻辑，所述组合逻辑用以接收输出启用控制信号及基于所述第二中间信号及所述输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较；及反馈电路，其耦合在所述第二节点与所述第四节点之间，所述反馈电路用以接收所述输出启用控制信号，且响应于所述输出启用控制信号，基于所述输出信号控制所述第二节点的电压。
[0007]又另一方面，本发明涉及一种在比较器电路处的方法，所述方法包含:用第一级取样输入信号；通过所述第一级的第一增益电路，基于参考信号及所述输入信号在第一节点处提供第一中间信号；通过第二级的开关电路，切换地将所述第一节点耦合到所述第二级的电容器，所述耦合基于锁存控制信号；基于所述第一中间信号，在所述电容器处存储电荷；通过所述第二级的第二增益电路，基于所述所存储电荷在第三节点处提供第二中间信号，所述第二增益电路经由第二节点耦合到所述电容器；通过第三级的组合逻辑，基于所述第二中间信号及输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较；在耦合在所述第二节点与所述第四节点之间的反馈电路处接收所述输出启用控制信号；及响应于所述输出启用控制信号，基于所述输出信号用所述反馈电路控制所述第二节点的电压。
【专利附图】
【附图说明】
[0008]在附图的图式中以实例的方式且非以限制的方式说明本发明的各种实施例，且在附图中:
[0009]图1为说明根据一实施例的比较器电路的元件的混合框图/电路图。
[0010]图2为说明根据一实施例的比较器电路的元件的电路图。
[0011]图3为说明根据一实施例的比较器电路的元件的电路图。
[0012]图4为说明根据一实施例的用于操作比较器电路的控制信令的要素的时序图。
[0013]图5为说明根据一实施例的图像传感器系统的元件的框图。
[0014]图6为说明根据一实施例的读出电路的元件的电路图。
[0015]图7为说明根据一实施例的用于操作比较器电路的算法的要素的流程图。
【具体实施方式】
[0016]本文中论述的实施例变化地提供与先前比较器电路架构相比具有改善的输出信号特性的比较器电路。举例来说，根据一实施例的比较器电路可包括一个或一个以上结构以限制待与参考信号进行比较的输入信号的取样之前及/或取样期间的电流注入。此外或替代地，此比较器电路可包括反馈电路以锁定基于输入信号的取样的输出信号的电平(例如，以避免输出振荡)。
[0017]图1说明根据一实施例的比较器电路100的元件。在一实施例中，比较器电路100包括第一级110以接收输入信号IN102及参考信号Refl04，其中比较器电路100将产生表示IN102与Refl04的比较的输出信号compl50。举例来说，IN102可表示由图像传感器的像素阵列产生的图像信息，但某些实施例在此方面不受限制。ReH04可为先验输入，且Ref 104的值及/或源可限于某些实施例。在本文中相对于比较表示图像信息的信号来论述各种实施例的某些特征。然而，根据不同实施例，此论述可经扩展以适用于比较多种额外或替代类型的信号中的任一者。
[0018]比较器电路100可包括用于产生compl50的一系列级(例如，包括第一级110、第二级120及级140)。在一实施例中，比较器电路100进一步包括反馈电路160以用于从第三级140提供反馈以改变第二级120。
[0019]在一实施例中，第一级110包括取样器电路112以选择性地取样IN102及Refl04。取样器电路112可接收控制对IN102及Ref 104的相应取样的一个或一个以上控制信号(未展示)。取样器电路112可包括用以限制归因于对IN102及/或Ref 104的取样而引起的电流注入的电路，但某些实施例在此方面不受限制。
[0020]对IN102及Ref 104的取样可包括取样器电路112存储对应于IN102及/或Ref 104的某电荷(例如，其中所述电荷指示IN102及Refl04彼此之间的比较)。以说明而非限制的方式，取样器电路112可包括或耦合到电容器CP1118以存储电荷，其中所述电荷的电平至少部分地基于对IN102及Refl04的相应取样。
[0021]比较器电路100可进一步包括(例如，经由CP1118)耦合到取样器电路1112的第一增益电路G1114，其中G1114将基于由取样器电路112进行的取样产生中间信号。在一实施例中，G1114包括放大器(例如，反相器放大器)或其它此电路以为通过取样IN102而产生的信号提供增益。G1114可将经放大信号输出至第一级110及第二级120的相应元件之间的节点NI 116。
[0022]在一实施例中，Gl114接收一个或一个以上控制信号(未展示)以偏置比较器电路100 (例如，其中此偏置使比较器电路100为取样IN102及/或Ref 104做准备)。偏置操作(在本文中也称为“自动归零”操作)可使G1114的一个或一个以上元件进入操作状态，以限制钳夹、饱和或其它不合意的信号/电路性能特性。G1114可进一步包括用以限制自动归零操作期间的电荷注入的电路，但某些实施例在此方面不受限制。
[0023]比较器电路100可进一步包括第二级120以从Gl114接收中间信号。在一实施例中，第二级120包括经由NI 116耦合到第一级110的开关电路SW122。根据不同实施例，SW122可用NMOS晶体管实施或替代地用PMOS晶体管实施。第二级120可接收开关控制信号SC130以用于调节SW122的操作。以说明而非限制的方式，可提供SC130以使第一级110与第二级120之间的切换式耦合及/去耦与第一级110的自动归零及/或取样操作协调。
[0024]在一实施例中，从G1114接收中间信号可导致第二级120基于所述中间信号存储某电荷。以说明而非限制的方式，第二级120可包括耦合到SW122的电容器CP2124。当SW122闭合时，CP2124可响应于经由N1116从G1114接收的中间信号而积累电荷。
[0025]第二级120可进一步包括经由节点N2126耦合到CP2124的第二增益电路G2128，其中G2128基于来自G1114的第一中间信号产生第二中间信号。G2128可包括放大器(例如，反相器放大器)或其它此电路以产生来自G1114的第一中间信号的放大版本。可将此第二中间信号提供到第二级120与第三级140的相应元件之间的节点N3132。
[0026]在一实施例中，G2128可接收一个或一个以上控制信号(未展示)以协调比较器电路100的自动归零操作。此外或替代地，G2128可包括用以限制通过第二级120的电荷注入的电路，但某些实施例在此方面不受限制。
[0027]比较器电路100可进一步包括第三级140以经由N3132从G2128接收第二中间信号。第三级140可包括组合逻辑142以基于所述第二中间信号在节点N4144处提供输出信号comp 150。组合逻辑142可包括一个或一个以上数字逻辑门以使comp 150具有用于清楚地表示二进制逻辑状态的一个或一个以上数字信号特性。在一实施例中，第三级140接收输出启用控制信号0E146以用于控制组合逻辑142的操作。举例来说，0E146可防止compl50的输出直到用以偏置比较器电路100的自动归零操作已完成为止。
[0028]比较器电路100可进一步包括耦合在N4144与N2126之间的反馈电路160。反馈电路160可提供反馈以动态地为N2126提供下拉路径。举例来说，经由反馈电路160的此反馈可防止归因于原本高得不可接受的compl50而引起的电路饱和。在一实施例中，反馈电路160接收一个或一个以上控制信号以调节N4144与N2126之间的反馈。以说明而非限制的方式，反馈电路160也可接收OE146，其中来自N4144的用以改变N2126的特性的反馈在与允许从第三级140输出compl50进行协调时由0E146选择性地控制。
[0029]图2说明根据一实施例的比较器电路200的元件。比较器电路200可包括第一级206以接收输入信号IN202及参考信号Ref204，其中比较器电路200将产生表示IN202与Ref204的比较的输出信号(未展示)。比较器电路200可包括比较器电路100的特征中的一些或全部(举例来说，其中第一级206的操作提供第一级110的功能性中的一些或全部)。
[0030]在一实施例中，第一级206包括:取样器电路212,其用以选择性地取样样本IN202及Ref204 ;以及增益电路214，其用以产生指示IN202及Ref204的相应电平的比较的经放大信号。以说明而非限制的方式，增益电路214可在用于比较器电路200的某较后级(未展示)的节点N1236处提供此经放大信号。在一实施例中，N1236对应于比较器电路100的N1116。
[0031]对IN202及Ref204的取样可包括以一个或一个以上控制信号操作取样器电路212。在一说明性实施例中,取样器电路212包括一分支的低有效晶体管Tl,其将在开放输入启用信号0PEIB220的控制下选择性地取样IN202。取样器电路212可进一步包含一分支的晶体管T2，其将在互补参考电压输入启用信号VREINB222的控制下取样Ref204。包括T2的分支可进一步包括虚设晶体管T3以限制可能另外由于切换到将样本Ref204取样到第一级206中而引起的到第一级206中的电流注入。在此实施例中，T3可在参考电压输入启用信号VREIN224的控制下操作，举例来说，所述VREIN224与VREINB222互补。在一替代实施例中，比较器电路200的NMOS晶体管各自以相应PMOS晶体管替代(例如，其中比较器电路200的PMOS晶体管各自以相应NMOS晶体管替代，且其中用于比较器电路200的各种控制信号为图2中展示的各种控制信号的逻辑逆)。
[0032]在一实施例中，对IN202及Ref204的取样可导致取样器电路212存储某个量的电荷。以说明而非限制的方式，取样器电路212可包括或耦合到电容器Cl以存储电荷，其中所述电荷的电平表示经取样IN202及Ref204的相应电平之间的差异。取样器电路212可(例如，经由Cl)耦合到增益电路214，其中增益电路214将基于Cl中的电荷产生某中间信号。增益电路214可包括多种类型的放大器电路中的任一者以为输出到N1236的信号提供增益。
[0033]以说明而非限制的方式，增益电路214可包括晶体管T7及晶体管T8以作为反相器放大器电路一起选择性地操作，以用于基于Cl处积累的电荷而在N1236处提供信号。此反相器放大器可与电流源一致地操作，举例来说，所述电流源包含晶体管T6及电源238。在一实施例中，此电流源在模拟偏压控制信号PSCMP230的控制下操作。在替代实施例中，所述电流源中的一些或全部可在增益电路214的外部(例如，在第一级206及比较器电路200两者中的一者的外部)。
[0034]增益电路214可包括到自动归零第一级206的一个或一个以上电路元件。以说明而非限制的方式，增益电路214可包括耦合在Cl与N1236之间的晶体管T5。T5可(例如，响应于比较器归零控制信号CZ1234)操作以绕过包括T7及T8的反相器放大器电路。自动归零操作可激活T5达一段时间以使增益电路214达到基线偏压(例如，包括基线DC电压)以用于适应用于IN202与Ref204之间的差异的一系列值。增益电路214可进一步包含耦合在Cl与N1236之间的虚设晶体管T4以限制比较器电路200的自动归零期间的通过增益电路214的电流注入。举例来说，T4可响应于互补比较器归零控制信号CZ1B232而操作，其中CZ1B232与CZ1234互补。
[0035]图3说明根据一实施例的比较器电路300的元件。举例来说，比较器电路300可包括比较器电路100的特征中的一些或全部。在一实施例中，比较器电路300包括包括206的特征中的一些或全部的第一级(未展示)。
[0036]在一实施例中，比较器电路300包括第二级310以(例如，从例如第一级206的级)接收基于经取样输入信号及参考信号的经放大信号。以说明而非限制的方式，第二级310可包括电容器C2以基于中间信号存储电荷。第二级310可进一步包括开关电路320以切换地断开(或闭合)比较器电路300的第二级310及先前级的一个或一个以上元件之间的路径。
[0037]以说明而非限制的方式，开关电路320可包括耦合在第二级310的输入节点(例如，节点N1236)与C2之间的晶体管T9。开关电路320可进一步包括晶体管TlO以在T9处于无效(例如，断开)状态时选择性地为C2提供上拉路径。T9及TlO可各自在锁存控制信号LT322的控制下操作，以在某个时间点至少部分地使第二级310与例如第一级206的较早级(未展示)隔离。举例来说，LT322可提供比较器电路300的多个级之间的隔离，以防止阈值跳跃、过饱和或其它信号异常在比较器电路300中传播。举例来说，LT322可为时钟信号，但某些实施例在此方面不受限制。在替代实施例中，比较器电路300的NMOS晶体管各自以相应PMOS晶体管替代(例如，其中比较器电路300的PMOS晶体管各自以相应NMOS晶体管替代，且其中用于比较器电路300的各种控制信号为图3中展示的各种控制信号的逻辑逆)。
[0038]在一实施例中，第二级310的增益电路300(例如，经由C2)耦合到开关电路320，其中增益电路330基于由第二级310接收的信号产生中间信号。增益电路330可包括多种类型的放大器电路中的任一者以为输出到节点N3338的信号提供增益。
[0039]以说明而非限制的方式，增益电路330可包括晶体管T14及晶体管T15而作为反相器放大器电路一起选择性地操作，以基于在C2处积累的电荷在N3338处提供信号。在说明性实施例中，增益电路330经由节点N2324耦合到C2。此反相器放大器电路可与(举例来说)包含晶体管T13及电源340的电流源一致地操作。举例来说，电源340可与电源238相同。在替代实施例中，所述电流源中的一些或全部可在增益电路330外部(例如，在第二级310及比较器电路300两者中的一者的外部)。所述电流源可基于一个或一个以上控制信号(例如，包括模拟偏压控制信号PSCMP332)而操作。举例来说，PSCMP332可为PSCMP230 (来自图2)。在此实施例中(例如，其中第一级206为比较器电路300的第一级)，T6、电源238、T13及电源340可形成电流镜的至少一部分以驱动相应电流通过第一级206及第二级310中的每一者。
[0040]在一实施例中，增益电路330包括用于用以将第二级310自动归零的操作的一个或一个以上电路元件。以说明而非限制的方式，增益电路330可包括耦合在C2与N3338之间的晶体管T12。T12可(例如，响应于比较器归零控制信号CZ2336)而操作以为包括T14及T15的反相器放大器电路提供旁路。自动归零操作可激活T12达一段时间以使增益电路330达到基线状态(例如，包括基线DC电压)以适应比较器信号300将对其进行取样且将其与参考信号进行比较的输入信号的电压范围。增益电路300可进一步包含耦合在C2与N3338之间的虚设晶体管Tll以限制第二级310的自动归零期间的通过增益电路330的电流注入。Tll可响应于互补比较器归零控制信号CZ2B334而操作，其中CZ2336与CZ2B334互补。
[0041]比较器电路300可进一步包括经由N3338耦合到第二级310的第三级350，其中第三级350将产生表示由比较器电路300变化地取样的输入信号与参考信号的比较的输出信号comp360。以说明而非限制的方式，第三级350可包括“与非(NAND) ”门GTl以接收N3338处的中间信号。GTl可进一步接收开关启用控制信号SWEN352以控制GTl基于N3338处的中间信号输出信号。第三级350可进一步包括NAND门GT2以从GTl接收输出。GT2可进一步接收均衡控制信号EQB354，其控制GT2在N4356处输出comp360。
[0042]在一实施例中，比较器电路300进一步包括耦合在N4356与节点N2324之间的反馈电路370。反馈电路370的操作可响应于comp360而动态地为N2324提供下拉路径。举例来说，经由反馈电路370的反馈防止归因于另外电平高得不可接受的comp360而引起的饱和。反馈电路370可接收一个或一个以上控制信号以调节N4356与N2324之间的反馈。以说明而非限制的方式，反馈电路370可包括在N2324与参考电压电平(例如，接地)之间彼此串联耦合的晶体管T16及T17。可响应于在N4356处comp360的输出来激活T17。在一实施例中，可响应于SWEN352选择性地激活T16以变化地允许下拉电流被从N2324运送到接地，其中此下拉电流是基于comp360到T17的反馈。
[0043]图4说明根据一实施例的用以调节比较器电路的操作的信令400的要素。为演示某些实施例的各种特征，相对于分别包括图2及图3中的比较器电路200及比较器电路300的元件的比较器电路来论述信令400。在一实施例中，信令400将操作包括第一级206及耦合到其的第二级310的比较器电路，其中第二级310将从第一级206接收中间信号。此比较器电路进一步包括第三级350及反馈电路370以用于基于第二级310的另一中间信号产生 comp360。
[0044]在一实施例中，信令400包括在某个时刻t0断言PSCMP332以驱动电流镜(例如，包括电源238、340及晶体管T6、T13)，其促进增益电路214及增益电路330的操作。举例来说，驱动此电流镜可允许增益电路214及增益电路330的自动归零。
[0045]在一实施例中，自动归零偏置包括晶体管T7、T8的增益电路214的反相器放大器，且进一步偏置包括晶体管Τ14及Τ15的增益电路330的反相器放大器。举例来说，此自动归零可包括与断言CZ1234及CZ2336组合地断言VREIN224。对Ref204的取样可响应于VEREIN224被断言而发生，而同时所断言的CZ1234及CZ2336可允许增益电路214及增益电路330的反相器放大器到达基于经取样Ref204的相应偏置点。
[0046]在针对1^€204偏置比较器电路之后，可取消断言￥1?1吧24、021234、022336以准备取样IN202。在信令400中，当VREIN224被取消断言时，在时间t0与时间tl之间执行自动归零。在IN202的自动归零及取样期间，可针对将第二级310的C2耦合到N1236的闭合开关电路320来断言LT322。
[0047]举例来说，取样IN202可包括取消断言0PEIB220以操作取样电路212的低有效Tl。0PEIB220的此取消断言可允许IN202给Cl充电，这又可致使增益电路214的反相器放大器在N1236处提供中间信号。在开关电路320由所断言的LT322闭合的情况下，N1236处的中间信号可给C2充电，这又可致使增益电路330的反相器放大器在N3338处提供另一中间信号。
[0048]在允许N3338处的中间信号稳定之后，可激活第三级350的组合逻辑以在N4356处提供comp360。以说明而非限制的方式，可(例如，在时间t2处)针对NAND门GTl断言SWEN352以在N3338处输出中间信号的反相版本。在一实施例中，可在时间t2之前的某个时间点断言EQB354，其中SWEN352及EQB354两者的组合断言开始在N4356处输出数字信号comp360o
[0049]在t2处断言SWEN352可进一步启用反馈电路370的激活(例如，以促进基于来自N4356的comp360的反馈将N2324下拉)。在较晚的时间t3处，可取消断言LT322以经由开关电路320至少部分地使第一级206与第二级310去耦。此后，可在时间t4处断言0PEIB220以停止经由低有效晶体管Tl取样IN202，且可在时间t5处再次断言LT322以切换地闭合NI236与C2之间的连接。
[0050]图5为根据一实施例的说明包括信号放大电路的图像传感器系统500的框图。所说明的图像传感器系统500的实`施例包括像素阵列505、读出电路510、功能逻辑515及控制电路520。
[0051]像素阵列505可包含像素单元(例如，像素P1、P2…Pn)的多个行及列。在一个实施例中，每一像素为互补金属氧化物半导体(“CMOS”)像素。像素阵列505可实施为前侧照明图像传感器或背侧照明图像传感器。如所说明，每一像素布置成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以获取人、位置或对象的图像数据，所述图像数据可接着用于呈现所述人、位置或对象的图像。
[0052]在每一像素已获得其图像数据或图像电荷之后，所述图像数据可由读出电路510经由位线507读出且转移到功能逻辑515。读出电路510可包括放大电路、模/数(“ADC”)转换电路或其它。在一实施例中，读出电路510包括信号增益组件以放大来自位线507中的一者的信号。举例来说，此信号增益组件的配置可由控制电路520控制。在另一实施例中，用以控制像素阵列505的电路可与用以选择性地配置读出电路510的信号增益组件的其它控制电路不同。
[0053]功能逻辑515可简单地存储图像数据或甚至通过施加后图像效果(例如，修剪、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵图像数据。在一个实施例中，读出电路510可沿着读出列线(说明为通用位线)一次读出一行图像数据或可使用多种其它技术(未说明)(例如，串行读出、沿着读出行线的列读出，或同时完全并行读出所有像素)读出图像数据。
[0054]控制电路520可耦合到像素阵列505且可包括用于控制像素阵列505的操作特性的逻辑。举例来说，控制电路520可产生复位、行选择及转移信号，如下文论述。此外，如下文论述，控制电路520也可产生双转换增益信号或FD升压信号。在一个实施例中，控制电路520可包括光敏电路以测量照射在像素阵列505上的光的强度及相应地调整控制信号。
[0055]图6说明根据一实施例的包括比较器电路CMP610的读出电路600的元件。读出电路600可提供用于(例如，经由位线507中的一者)从像素单元(例如，CMOS像素单元)读取图像数据的功能性，例如读出电路510的功能性。在一实施例中，CMP610包括比较器电路100的特征中的一些或全部。
[0056]读出电路600可包括运算放大器AMP620以经由读出线625接收从像素阵列读出的图像数据信号。在一实施例中，读出电路600包括开关SW2630以允许用于CMOS图像传感器的可选择动态增益。根据不同实施例，SW2630可以NMOS晶体管实施或替代地以PMOS晶体管实施。举例来说，读出电路600可包含越过AMP620的可切换反馈路径，所述可切换反馈路径包括SW2630及负载(例如反馈电容器Cfb2632)。
[0057]CMP610可从AMP620的输出接收信号IN602且将IN602与阈值参考电压Vref604进行比较。在一实施例中，CMP610输出表示IN602与Vref604的比较的信号comp612。输出comp612可操作SW2630以确定越过AMP620的反馈实施读出电路600的高动态增益还是低动态增压。
[0058]在一实施例中，SW2630可操作以经由Cfb2632选择性地控制放大器620的输入及输出之间的交流。在某个时间点，CMP610可确定IN602是否大于Vref604。CMP610可响应于IN602大于阈值电压Vref604而输出comp612。comp612的断言可闭合SW2630，从而导致越过放大器620的增益的减少。低增益模式对于实现高动态增益(例如，如亮光图像捕获情形中所需要的)可为有利的。或者，当IN602小于Vref604时，可取消断言comp612。再次断言comp612可断开SW2630，从而防止Cfb2632减少越过放大器620的增益。高增益放大器对于实现低动态增益(例如，如在低光图像捕获情形中所需要的)可为有利的。
[0059]在一实施例中，读出电路600进一步包括越过放大器620的一个或一个以上额外反馈及/或前馈路径(未展示)。以说明而非限制的方式，反馈电容器及均衡器开关为通常针对列放大器电路或其它此读出电路而包括的额外组件。在一个实施例中，读出电路600进一步包括均衡器开关SW1640，其与SW2630及Cfb2632并联耦合在AMP620的输入与输出之间。举例来说，此均衡开关SW1640可响应于开关控制信号SP1642而选择性地耦合运算放大器620的输入及输出以用于放大器偏移消除。根据不同实施例，SW1640可以NMOS晶体管实施或替代地以PMOS晶体管实施。在一实施例中，EQB354为SP1642的延迟且反相版本。
[0060]此外或替代地，读出电路600可进一步包括反馈电容器Cfbl650，其与SW2630及Cfb2632并联且在一实施例中进一步与SW1640并联地耦合在运算放大器620的输入与输出之间。在一实施例中，Cfbl650实施用于AMP620的信号放大的某基线环路增益。读出电路600可包括额外逻辑以基于来自AMP620的输入IN602提供输出。以说明而非限制的方式，开关SW3660可进一步耦合到AMP620的输出，其中SW3660由开关控制信号SP2665操作以选择性地给输出电容器670充电。[0061]图7说明根据一实施例的用于操作比较器电路的方法700的要素。方法700可操作具有比较器电路100的特征中的一些或全部的比较器电路。在一实施例中，方法700包括，在710处，用比较器电路的第一级取样输入信号。举例来说，710处的取样可包括基于参考信号执行比较器电路的自动归零。在一实施例中，在自动归零已基于参考电压偏置比较器电路之后执行对输入信号的取样。
[0062]方法700可进一步包括，在720处，在第一节点处基于参考信号及输入信号提供第一中间信号。所述中间信号可在720处由第一级的第一增益电路提供。举例来说，所述第一级可包括存储具有基于710处的输入信号的取样的电平的电荷的电容器(例如，第一级206的Cl)。在一实施例中，第一增益电路(例如反相器放大器)可响应于此电容器电荷提供第一中间信号。
[0063]在一实施例中，方法700进一步包括，在730处，切换地将第一节点耦合到第二级的电容器。730处的切换式耦合可用第二级的开关电路基于锁存控制信号来执行。方法700可进一步包括，在740处，基于第一中间信号在第二级的电容器处存储电荷。
[0064]在一实施例中，方法700进一步包括，在750处，在第三节点处基于在740处存储的电荷提供第二中间信号。举例来说，可在750处用第二级的第二增益电路提供所述第二中间信号，其中第二增益电路经由第二节点耦合到第二级的电容器。
[0065]方法700可进一步包括，在760处，在第四节点处基于第二中间信号及输出启用控制信号提供输出信号，所述输出信号表示参考信号与输入信号的比较。在一实施例中，用第三级的组合逻辑(例如，包括NAND门GT1、GT2的组合逻辑)产生在760处提供的输出信号。
[0066]在一实施例中，方法700包括，在770处，在比较器电路的反馈电路处接收输出启用控制信号。响应于输出启用控制信号，方法700可包括，在780处，用反馈电路控制第二节点的电压。780处的控制可基于输出启用控制信号(S卩，除了此控制是响应于反馈电路接收输出启用控制信号之外)。
[0067]在本文中描述用于产生比较信号的技术及架构。在以上描述中，出于解释的目的，阐述许多具体细节以提供对某些实施例的透彻理解。然而，所属领域的技术人员将明白，可在没有这些具体细节的情况下实践某些实施例。在其它例子中，以框图形式展示结构及装置以避免使描述模糊不清。
[0068]在说明书中参考“一个实施例”或“一实施例”表示结合所述实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书的各个地方出现短语“在一个实施例中”不一定都指代同一实施例。
[0069]依照计算机存储器内的数据位的操作的算法及符号表示来呈现本文中的详细描述的一些部分。这些算法描述及表示为所属领域的技术人员用于向所属领域的其它技术人员有效地传达其工作实质的手段。算法在此处一般被认为是导致所要结果的自我一致的步骤序列。所述步骤为需要物理量的物理操纵的步骤。通常但不必要地，这些量呈能够被存储、转移、组合、比较或以其它方式操纵的电信号或磁信号的形式。已证明有时主要出于共同用途的原因将这些信号称为位、值、元件、符号、字符、项、数字或类似物是便利的。
[0070]然而，应记住，所有这些术语及类似术语与适当物理量相关联且仅为应用于这些量的便利标记。如从本文中的论述明白，除非以其它方式明确规定，否则应理解，在整个描述中，使用例如“处理”或“计算”或“推算”或“确定”或“显示”或类似物的术语的论述指代操纵表示为计算机系统的寄存器及存储器内的物理量(电子)量的数据且将所述数据转换成类似地表示为计算机系统存储器或寄存器或其它此信息存储装置、传输或显示装置内的物理量的计算机系统或类似电子计算装置的动作和过程。
[0071]某些实施例也与用于执行本文中的操作的设备相关。此设备可针对所要用途特定构造或其可包含通用计算机(其由存储在所述计算机中的计算机程序选择性地激活或再配置)。此计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘(包括软盘、光盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)(例如，动态RAM(DRAM)、EPROM、EEPR0M)、磁卡或光卡或适于存储电子指令且耦合到计算机系统总线的任何类型的媒体。
[0072]本文中呈现的算法及显示器不固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造更特定的设备以执行所要方法步骤是便利的。将根据本文中的描述明白用于多种这些系统的所要结构。此外，未参考任何特定编程语言描述某些实施例。将理解，多种编程语言可用于实施如本文中描述的此类实施例的教示。
[0073]除了本文中描述的内容之外，可对所揭示的实施例及其实施方案做出各种修改而不脱离其范围。因此，应以说明性而非限制性意义理解本文中的说明及实例。仅参考所附权利要求书估量本发明的范围。
【权利要求】
1.一种比较器电路，其包含: 第一级，其用以取样输入信号，所述第一级包括第一增益电路以基于参考信号及 所述输入信号在第一节点处提供第一中间信号； 第二级，其包括: 电容器，其用以基于所述第一中间信号存储电荷； 开关电路，其在所述第一节点与所述电容器之间，所述开关电路用以基于开关控制信号切换地将所述第一节点耦合到所述电容器； 第二增益电路，其经由第二节点耦合到所述电容器，所述第二增益电路用以基于所述电容器的所述所存储电荷在第三节点处提供第二中间信号； 第三级，其包括耦合到所述第三节点的组合逻辑，所述组合逻辑用以接收输出启用控制信号及基于所述第二中间信号及所述输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较；及 反馈电路，其耦合在所述第二节点与所述第四节点之间，所述反馈电路用以接收所述输出启用控制信号，且响应于所述输出启用控制信号，基于所述输出信号控制所第二节点的电压。
2.根据权利要求1所述的比较器电路，所述第一增益电路包括第一放大器及用以绕过所述第一放大器的第一晶体管，其中基于用第一归零控制信号激活所述第一晶体管来偏置所述第一增益电路。
3.根据权利要求2所述的比较器电路，所述第一增益电路进一步包括与所述第一晶体管串联耦合以绕过所述第一放大器的第一虚设晶体管，所述第一虚设晶体管用以限制通过所述第一增益电路的电荷注入。`
4.根据权利要求2所述的比较器电路，所述第二增益电路包括第二放大器及用以绕过所述第二放大器的第二晶体管，其中基于用第二归零控制信号激活所述第二晶体管来偏置所述第二增益电路。
5.根据权利要求4所述的比较器电路，所述第二增益电路进一步包括与所述第二晶体管串联耦合以绕过所述第二放大器的第二虚设晶体管，所述第二虚设晶体管用以限制通过所述第二增益电路的电荷注入。
6.根据权利要求1所述的比较器电路，其中所述反馈电路基于所述输出信号控制所述第二节点的所述电压包括所述反馈电路基于所述输出信号为所述第二节点提供下拉路径。
7.根据权利要求1所述的比较器电路，所述开关电路进一步为所述电容器提供上拉路径。
8.一种图像传感器系统，其包含: 像素阵列，其包括用以产生输入信号的多个像素；及比较器电路，其耦合到所述像素阵列，所述比较器电路包括: 第一级，其用以取样输入信号，所述第一级包括第一增益电路以基于参考信号及所述输入信号在第一节点处提供第一中间信号； 第二级，其包括: 电容器，其用以基于所述第一中间信号存储电荷； 开关电路，其在所述第一节点与所述电容器之间，所述开关电路用以基于开关控制信号切换地将所述第一节点耦合到所述电容器； 第二增益电路，其经由第二节点耦合到所述电容器，所述第二增益电路用以基于所述电容器的所述所存储电荷在第三节点处提供第二中间信号； 第三级，其包括耦合到所述第三节点的组合逻辑，所述组合逻辑用以接收输出启用控制信号及基于所述第二中间信号及所述输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较；及 反馈电路，其耦合在所述第二节点与所述第四节点之间，所述反馈电路用以接收所述输出启用控制信号，且响应于所述输出启用控制信号，基于所述输出信号控制所述第二节点的电压。
9.根据权利要求8所述的图像传感器系统，所述第一增益电路包括第一放大器及用以绕过所述第一放大器的第一晶体管，其中基于用第一归零控制信号激活所述第一晶体管来偏置所述第一增益电路。
10.根据权利要求9所述的图像传感器系统，所述第一增益电路进一步包括与所述第一晶体管串联耦合以绕过所述第一放大器的第一虚设晶体管，所述第一虚设晶体管用以限制通过所述第一增益电路的电荷注入。
11.根据权利要求9所述的图像传感器系统，所述第二增益电路包括第二放大器及用以绕过所述第二放大器的第二晶体管，其中基于用第二归零控制信号激活所述第二晶体管来偏置所述第二增益电 路。
12.根据权利要求11所述的图像传感器系统，所述第二增益电路进一步包括与所述第二晶体管串联耦合以绕过所述第二放大器的第二虚设晶体管，所述第二虚设晶体管用以限制通过所述第二增益电路的电荷注入。
13.根据权利要求8所述的图像传感器系统，其中所述反馈电路基于所述输出信号控制所述第二节点的所述电压包括所述反馈电路基于所述输出信号为所述第二节点提供下拉路径。
14.根据权利要求8所述的图像传感器系统，所述开关电路进一步为所述电容器提供上拉路径。
15.一种在比较器电路处的方法，所述方法包含: 用第一级取样输入信号； 通过所述第一级的第一增益电路，基于参考信号及所述输入信号在第一节点处提供第一中间信号； 通过第二级的开关电路，切换地将所述第一节点耦合到所述第二级的电容器，所述耦合基于锁存控制信号； 基于所述第一中间信号，在所述电容器处存储电荷； 通过所述第二级的第二增益电路，基于所述所存储电荷在第三节点处提供第二中间信号，所述第二增益电路经由第二节点耦合到所述电容器； 通过第三级的组合逻辑，基于所述第二中间信号及输出启用控制信号在第四节点处提供输出信号，所述输出信号表示所述参考信号与所述输入信号的比较； 在耦合在所述第二节点与所述第四节点之间的反馈电路处接收所述输出启用控制信号；及响应于所述输出启用控制信号，基于所述输出信号用所述反馈电路控制所述第二节点的电压。
16.根据权利要求15所述的方法，其中所述第一增益电路包括第一放大器及第一晶体管，所述方法进一步包含偏置所述第一增益电路，包括用第一归零控制信号激活所述第一晶体管以绕过所述第一放大器。
17.根据权利要求16所述的方法，其中所述第一增益电路进一步包括与所述第一晶体管串联耦合的第一虚设晶体管，所述方法进一步包含: 通过所述第一虚设晶体管，限制通过所述第一增益电路的电荷注入。
18.根据权利要求16所述的方法，其中所述第二增益电路包括第二放大器及第二晶体管，所述方法进一步包含: 偏置所述第二增益电路，包括用第二归零控制信号激活所述第二晶体管以绕过所述第二放大器。
19.根据权利要求18所述的方法，其中所述第二增益电路进一步包括与所述第二晶体管串联耦合的第二虚设晶体管，所述方法进一步包含: 通过所述第二虚设晶体管，限制通过所述第二增益电路的电荷注入。
20.根据权利要求15所述的方法，其中基于所述输出信号控制所述第二节点的所述电压包括所述反馈电路基于所述`输出信号为所述第二节点提供下拉路径。
【文档编号】H03K5/22GK103684367SQ201310220590
【公开日】2014年3月26日 申请日期:2013年6月5日 优先权日:2012年9月5日
【发明者】张光斌, 丹尼斯·李 申请人:全视科技有限公司