体接触部分耗尽绝缘体上硅晶体管的制作方法
【专利摘要】公开了一种体接触部分耗尽绝缘体上硅晶体管。实施例包括与可用在开关电路中的体接触部分耗尽绝缘体上硅（PDSOI）晶体管有关的设备、系统和方法。在一些实施例中，开关电路可包括用于为开关晶体管的体提供放电路径的放电晶体管。可描述和要求保护其它实施例。
【专利说明】体接触部分耗尽绝缘体上硅晶体管
【技术领域】
[0001]本公开的实施例一般涉及电路领域，更具体地，涉及体接触部分耗尽绝缘体上硅
晶体管。
【背景技术】
[0002]部分耗尽绝缘体上硅(PDSOI)晶体管是对于低功率射频(RF)开关装置的最佳选择，尤其是在价格、性能和功耗是关键要素的移动应用中。然而，PDSOI晶体管在处理较大信号时受到挑战。具体地，PDSOI开关的大信号性能受rosoi晶体管的体的准中性区域中的电荷累积影响。电荷累积会导致热载流子累积、过度的栅极感应漏极泄露(GIDL)、负跨导、栅极控制的损耗、迟滞等等。这些问题通常可被称为浮置体效应(FBE)。
[0003]在η沟道金属氧化物半导体场效应晶体管(NMOS)器件中，用于抑制与FBE有关的热载流子累积的最常用方式是创建用于累积电荷的放电路径。负DC电压被施加到NMOS的栅极，以关断该NMOS同时体被保持浮置。因此，为了释放累积电荷并且关断跨越NMOS而形成的寄生双极结型晶体管(BJT)，需要将负DC电压传送到体。
[0004]开发了一些技术来执行该任务。这些技术包括使用二极管或连接有二极管的FET将体连接到栅极，甚至使用大电阻器(称为“电阻性体接点”)施加等于栅电压的负DC电压。尽管这些技术可释放热电荷，关断寄生BJT，并且有助于抑制由被关断的FET生成的谐波，但是它们也可能在其它方面不利地影响该器件的操作。
[0005]例如，连接有二极管的FET可传送施加于栅极的负DC电压加上DC阈值电压Vth(对应于器件阈值电压)。这可能损害电荷释放机制的效率。
[0006]对于另一示例，电阻性体接点可能能够将适当的负DC电压施加到器件的体；然而，该电阻器可能与插入损耗过大以及关于互调失真(MD)和二次谐波的性能下降相关联。
【专利附图】
【附图说明】
[0007]在附图的图示中作为示例而非作为限制示出了实施例，在附图中，相同的附图标记表示类似的元件，并且其中:
[0008]图1示出了根据各个实施例的开关电路。
[0009]图2示出了根据各个实施例的切换操作的流程图。
[0010]图3是根据各个实施例的示例性无线通信装置的框图。
【具体实施方式】
[0011]将使用本领域技术人员通常用来向本领域其他技术人员传达其工作实质的术语来描述说明性实施例的各个方面。然而，对本领域技术人员来说明显的是，可仅利用所描述的方面中的一些方面来实践替选实施例。为了说明的目的，阐述了特定装置和配置以提供对说明性实施例的透彻理解。然而，对本领域技术人员来说明显的是，可在没有具体细节的情况下来实践替选实施例。在其它示例中，省略或简化了公知的特征以便不会使得说明性实施例难以理解。
[0012]此外，各种操作将以对理解本公开最有帮助的方式进而被描述为多个离散操作；然而，描述的顺序不应被解释为暗示这些操作必须是依赖于顺序的。特别地，这些操作不需要按介绍的顺序来执行。[0013]反复地使用了短语“在一个实施例中”。该短语一般不是指的是同一实施例；然而，其可以指同一实施例。术语“包括”、“具有”和“包含”是同义的，除非上下文另外规定。
[0014]在为可结合各个实施例使用的语言提供一些澄清性上下文时，短语“A/B”和“A和/或B”表示(A)、(B)或(A和B);并且短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和 C)、(B 和 C)或(A、B 和 C)。
[0015]可在本文中使用术语“与……耦合”连同其衍生词。“耦合”可以是指下文中的一个或多个。“耦合”可以是指两个或更多个元件直接物理接触或电接触。然而，“耦合”还可以是指两个或更多个元件彼此间接接触，但是仍彼此配合或交互，并且可以是指一个或多个其它元件耦合或连接在被描述为彼此耦合的元件之间。
[0016]图1示出了根据各个实施例的开关电路100。开关电路100可以是具有布置在绝缘层上的硅层的绝缘体上硅(SOI)器件，该绝缘层也可被称为隐埋氧化物(BOX)层。在一些实施例中，另外的硅层可布置在绝缘层之下。
[0017]在各个实施例中，顶部硅层可为大约50至90纳米(nm)厚，并且可以为二氧化硅或硅蓝宝石层的绝缘层可为大约100至200nm厚。在一些实施例中，开关电路100可以是掺杂沟道下方的硅是移动电荷载流子部分耗尽的部分耗尽SOI (rosoi)器件。部分耗尽区可称为准中性区域。
[0018]开关电路100可包括开关晶体管104。在开关电路100是rosoi的实施例中，开关晶体管104可具有在准中性区域中累积电荷的趋势。这里描述的实施例提供对这些累积电荷的放电，同时缓解了与被设计为解决FBE问题的其它技术有关的上述问题中的至少一部分问题。
[0019]开关晶体管104可包括栅极接点108、源极接点112、漏极接点116和体接点120。如所示出的，开关电路100还可包括电阻器124和128，电阻器124和128彼此串联耦合并且还与源极接点112和漏极接点116耦合且耦合在源极接点112与漏极接点116之间。在一些实施例中，电阻器124和128可具有相等尺寸。开关电路100还可包括与栅极接点108率禹合的电阻器130。
[0020]尽管在图1中开关晶体管104—般被示为NM0S，但是在其它实施例中，开关晶体管104可以是PM0S。
[0021]开关电路100还可包括放电晶体管132。放电晶体管132可用于创建用于释放在开关晶体管104的准中性区域中累积的电荷的放电路径。放电晶体管132可包括栅极接点136、源极接点140和漏极接点144。栅极接点136可与位于电阻器124与128之间的节点148耦合；源极接点140可与体接点120耦合；并且漏极接点144可与栅极接点108耦合。
[0022]电阻器124和128可在节点148处以及因此在栅极接点136处提供虚拟地(例如，固定电势)。使用放电晶体管132来将体接点120、漏极接点116和源极接点112限制于节点148的固定电势可有利于消除栅极接点108与体接点120之间的电势差，因而释放来自准中性区域的电荷。[0023]图2示出了根据各个实施例的切换操作200的流程图。切换操作200可由根据一些实施例的开关电路(例如，开关电路100)来执行。
[0024]在块204处，切换操作200可包括接通开关电路。在一些实施例中，可通过接通开关晶体管(例如，开关晶体管104)以在源极接点与漏极接点之间传递信号(例如，射频(RF)信号)来接通开关电路。
[0025]在一些实施例中，可通过将正DC电压(例如，2.5伏特(V))施加到开关晶体管的栅极接点来接通开关晶体管。放电晶体管的漏极接点(例如，漏极接点144)也将见到该正DC电压。放电晶体管的栅极接点(例如，栅极接点136)可在虚拟地处见到O电压。这可导致在放电晶体管处-2.5V的栅源电压V_gs。这将关断放电晶体管，并且效果是从开关电路移除放电晶体管。
[0026]在块208，切换操作200可包括关断开关电路以及提供开关晶体管的栅极与体之间的放电路径。在一些实施例中，可通过关断开关晶体管以阻止信号(例如，RF信号)通过来关断开关电路。在一些实施例中，可通过向开关晶体管的栅极接点施加负DC电压(例如，-2.5V)来关断开关晶体管。放电晶体管的漏极接点也将见到负DC电压。这将导致在放电晶体管处2.5V的V_gs。这将接通放电晶体管132，从而通过将开关晶体管的栅极接点耦合到开关晶体管的体接点而创建放电路径。由于不存在Vth降落，因此这可在无需提供电压净空的情况下来实现。
[0027]尽管一般就使用NMOS晶体管作为开关晶体管(也称为“NMOS开关”)来讨论了切换操作200，但是可使用适用于使用PMOS晶体管作为开关电路(也称为“PMOS开关”)的实施例的切换操作。在各个实施例中，NMOS晶体管可用作要将负DC电压传送到开关晶体管的体的开关电路中的放电晶体管，而PMOS晶体管可用在要将正DC电压传送到开关晶体管的体的开关电路中。
[0028]如上所述使用开关电路100来提供放电路径不会引起与连接有二极管的FET开关电路相关联的、关于电压阈值净空的相同不利结果。示出了示例仿真，其中，关于连接有二极管的FET开关电路，开关电路100可与关于MD的3dB改进、关于三次谐波的2.5dB改进以及关于二次谐波的1.5dB改进相关联。
[0029]如上所述使用开关电路100来提供放电路径也不会引起与电阻性体接点(BC)开关电路相关联的、关于插入损耗的相同不利结果。示出了示例仿真，其中，关于电阻性BC开关电路，开关电路100可与关于插入损耗的40毫分贝(mdB)以上改进、关于MD的IdB改进、关于二次谐波的3.5dB改进以及关于三次谐波的0.5dB改进相关联。
[0030]开关电路100可以是共栅放大器并且可被并入大量应用中，包括但不限于互补金属氧化物半导体(CMOS)开关、功率放大器、低噪声放大器(LNA)、缓冲器、双工器等。
[0031]开关电路100可被并入多种系统中。在图3中示出了示例系统300的框图。如所示出的，系统300包括功率放大器(PA)模块302，在一些实施例中，该功率放大器模块302可以是射频(RF)PA模块。如所示出的，系统300可包括与PA模块302耦合的收发器304。PA模块302可包括用于执行多种操作(诸如，放大、切换、混合等)中的任意操作的开关电路100。在各个实施例中，开关电路(例如，开关电路100)可另外/替选地包括在收发器304中以提供例如上转换，或者包括在天线开关模块(ASM) 306中以提供各种切换功能。
[0032]PA模块302可从收发器304接收RF输入信号RFin。PA模块302可放大RF输入信号RFin以提供RF输出信号RFout。RF输入信号RFin和RF输出信号RFout均可以是传送链的一部分，在图3中分别以TX-RFin和TX-RFout来表示。
[0033]放大后的RF输出信号RFout可经由天线结构308被提供到ASM306，这实现了 RF输出信号RFout的空中(OTA)传送。ASM306还可经由天线结构308接收RF信号，并且沿着接收链将所接收到的RF信号Rx耦合到收发器304。
[0034]在各个实施例中，天线结构308可包括一个或多个定向和/或全向天线，包括例如偶极天线、单极天线、贴片天线、环形天线、微带天线或适合于RF信号的OTA传送/接收的任意其它类型的天线。
[0035]系统300可以是包括功率放大的任意系统。在各个实施例中，当系统300用于高RF功率和频率下的功率放大时，将开关电路100包括在系统300中以切换RF信号会尤其有用。例如，将开关电路100包括到系统300中对于具有大约32dBm以上的功率以及大约1800兆赫兹(MHz)以上的频率的全球移动通信系统(GSM)信号以及具有大约34dBm以上的功率的低频带GSM信号(例如，800MHz至915MHz)的传送尤其有利。
[0036]系统300可适合于地面通信和卫星通信、雷达系统以及可能地各种工业和医疗应用中的任意一个或多个。更具体地，在各个实施例中，系统300可以是选自雷达装置、卫星通信装置、移动计算装置(例如，电话、平板电脑、笔记本电脑等)、基站、广播无线电或者电视放大器系统中的一个。
[0037]尽管根据以上示出的实施例描述了本公开，但是本领域的普通技术人员应理解，在不背离本公开的范围的情况下，打算用来实现相同目的的各种替选和/或等同实现可替换所示出和描述的特定实施例。本领域技术人员将容易理解，可在各种实施例中实现本公开的教导。该描述被视为说明性的而非限制性的。
【权利要求】
1.一种电路,包括: 开关晶体管，具有栅极接点、源极接点、漏极接点和体接点； 第一电阻器和第二电阻器，所述第一电阻器和所述第二电阻器彼此串联耦合，并且还与所述源极接点和所述漏极接点耦合且耦合在所述源极接点与所述漏极接点之间；以及放电晶体管，具有与所述开关晶体管的体接点耦合的第一接点、与所述开关晶体管的栅极接点耦合的第二接点以及与所述第一电阻器和所述第二电阻器耦合的栅极接点。
2.根据权利要求1所述的电路，其中，所述栅极接点与所述第一电阻器与所述第二电阻器之间的第一节点耦合。
3.根据权利要求1所述的电路，其中，所述第一节点是虚拟地。
4.根据权利要求1所述的电路，其中，所述电路是绝缘体上硅SOI器件。
5.根据权利要求4所述的电路，其中，所述SOI器件包括部分耗尽SOI器件。
6.根据权利要求1所述的电路，其中，所述电路是被配置成传送负直流电压的η沟道金属氧化物半导体场效应晶体管NMOS开关。
7.根据权利要求1所述的电路，其中，所述电路是被配置成传送正直流电压的P沟道金属氧化物半导体场效应晶体管PMOS开关。
8.根据权利要求1所述的电路，其中，所述第一电阻器和所述第二电阻器具有相同尺寸。
9.根据权利要求1所述的电路，其中，所述放电晶体管的第一接点是所述放电晶体管的源极接点，并且所述放电晶体管的第二接点是所述放电晶体管的漏极接点。
10.根据权利要求1所述的电路，其中，所述电路包括共栅放大器。
11.一种部分耗尽绝缘体上硅rosoi器件，包括: 第一晶体管，被配置成在接通时传递信号，而在关断时阻止所述信号通过； 被配置成提供虚拟地的节点；以及 第二晶体管，具有与所述节点耦合的第一接点和与所述第一晶体管的体耦合的第二接点，以在所述第一晶体管关断时提供到所述体的放电路径。
12.根据权利要求11所述的rosoi器件，其中，所述第一接点是栅极接点，并且所述第二接点是源极接点。
13.根据权利要求1i所述的rosoi器件，还包括: 彼此串联耦合的第一电阻器和第二电阻器， 其中，所述节点布置在所述第一电阻器与所述第二电阻器之间。
14.根据权利要求11所述的rosoi器件，其中，所述第一晶体管包括与所述第一电阻器耦合的源极接点和与所述第二电阻器耦合的漏极接点。
15.根据权利要求11所述的rosoi器件，其中，所述第二晶体管被配置成在所述第一晶体管接通时关断。
16.根据权利要求15所述的rosoi器件，其中，所述第二晶体管还被配置成在所述第一晶体管关断时接通。
17.—种系统,包括: 收发器，被配置成提供信号； 功率放大模块，被配置成接收来自所述收发器的信号并且放大所述信号以进行传送；以及 开关电路，布置在所述收发器中或所述功率放大器模块中，所述开关电路包括部分耗尽绝缘体上硅rosoi器件，所述rosoi器件具有: 开关晶体管，被配置成切换所述信号； 一对电阻器，被配置成在第一节点处提供虚拟地；以及 放电晶体管，与所述开关晶体管和所述第一节点耦合，并且被配置成提供用于释放所述开关晶体管的体中的电荷的放电路径。
18.根据权利要求17所述的系统，其中，所述放电晶体管被配置成在所述开关晶体管关断时提供所述放电路径。
19.根据权利要求17所述的系统，其中，传送具有32dBM以上的功率并且具有1800兆赫兹以上的频率的信号。
20.根据权利要求17所述的系统，其中，传送具有34dBM以上的功率并且具有800兆赫兹至915兆赫兹内的频率的信号。
【文档编号】H03K17/687GK103516342SQ201310254880
【公开日】2014年1月15日 申请日期:2013年6月25日 优先权日:2012年6月27日
【发明者】乔治·努赫拉 申请人:特里奎恩特半导体公司