差动转单端转换器的制造方法
【专利摘要】本发明提供一种差动转单端转换器与相关的方法，用以将一差动输入信号，转换成一单端输出信号。该差动转单端转换器包含有第一、第二、第三与第四晶体管，以及一电流源对。该第一晶体管和该第二晶体管被该差动输入信号所驱动。该第一晶体管和该第二晶体管具有耦接在一起的二第一传导端，以及没有耦接在一起的二第二传导端。该第三晶体管和该第四晶体管被该差动输入信号所驱动，分别与该第一晶体管和该第二晶体管串联在一起。该电流源对分别与该第三晶体管和该第四晶体管相串联，具有一共同控制端，耦接至该第一晶体管的该第二传导端。该第二晶体管的该第二传导端用以产生该单端输出信号。
【专利说明】
差动转单端转换器
【技术领域】
[0001]本发明的实施例是大致关于差动转单端转换器，尤指将一差动输入信号，转换成一单端输出信号的转换器。
【背景技术】
[0002]为了可以抵抗从电源线与半导体基底传来的噪声，集成电路中的内部信号可以用一差动模式(differential mode)来进行处理。举例来说，环式震荡器(ring oscillator)往往就是采用差动模式来产生时脉信号，可以避免共模(common mode)噪声对频率所产生的影响。
[0003]然而，差动模式采用的差动信号需要至少两条信号传输线，比起单端信号所需的一条信号传输线，将会增加绕线的复杂度以及集成电路接脚数量(Pin count)。因此，集成电路中大多数的逻辑电路的信号都采用单端模式(single-end mode)，而需要高抗噪声的部分才采用差动模式。差动转单端转换器负责将一差动输入信号，转换成一单端输出信号，作为采用不同信号模式的电路中的桥接。
[0004]图1显示一已知的差动转单端转换器10，其包含有两个NMOS晶体管NI与N2，以及两个PMOS晶体管Pl与P2。差动转单端转换器10可以视为一已知的差动放大器(differential amplifier)。构成一差动信号的非反向信号S-NON与反向信号S-1NV分别输入NMOS晶体管NI与N2的栅端(gate)。PMOS晶体管Pl与P2则组合成一电流镜(currentmirror)，两者的共同控制端CON-O —起连接到PMOS晶体管Pl的一漏端(drain)。NMOS晶体管NI与PMOS晶体管Pl串接于电源线VDD与VSS之间。NMOS晶体管N2与PMOS晶体管P2，透过输出端0UT，串接于电源线VDD与VSS之间。输出端OUT产生单端信号S-0NE。
[0005]一个良好的差动转单端转换器要能随着差动信号的逻辑值切换而快速地变化其单端信号的逻辑值。此外，差动转单端转换器的电压转换速率(slew rate)，也必须要快。如此，接收由环式震荡器所提供的差动时脉信号来产生单端时脉信号时，单端时脉信号的工作周期(duty cycle)就可以非常接近理想值50%。
【发明内容】
[0006]本发明的实施例提出一种差动转单端转换器，用以将一差动输入信号，转换成一单端输出信号。该差动转单端转换器包含有第一、第二、第三与第四晶体管，以及一电流源对。该第一晶体管和该第二晶体管被该差动输入信号所驱动。该第一晶体管和该第二晶体管具有耦接在一起的二第一传导端，以及没有耦接在一起的二第二传导端。该第三晶体管和该第四晶体管被该差动输入信号所驱动，分别与该第一晶体管和该第二晶体管串联在一起。该电流源对分别与该第三晶体管和该第四晶体管相串联，具有一共同控制端，耦接至该第一晶体管的该第二传导端。该第二晶体管的该第二传导端用以产生该单端输出信号。
[0007]本发明的实施例另提出一种信号转换方法，用以将一差动信号，转换成一单端信号。该差动信号包含有一非反向信号以及一反向信号。该方法包含有:提供一输出端，用以产生该单端信号；提供一电流源；依据该非反向信号来控制该电流源；以及依据该反向信号，导通一放电路径与一充电路径其中之一，并切断该放电路径与该充电路径其中之另一，其中，当该差动信号为一第一逻辑值时，该电流源透过该导通的充电路径对该信号输出端充电，当该差动信号为一第二逻辑值时，该输出端透过该导通的放电路径放电。
【专利附图】
【附图说明】
[0008]为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的【具体实施方式】作详细说明，其中:
[0009]图1显示一已知的差动转单端转换器。
[0010]图2与图3显示依据本发明所实施的二差动转单端转换器。
[0011]图4显示了一使用图2的差动转单端转换器20的一集成电路。
[0012]图中元件标号说明:
[0013]10、20、30 差动转单端转换器
[0014]52 电压控制震荡器
[0015]54 逻辑电路
[0016]CON、CON-O 共同控制端
[0017]N1、N2、Nil、NI2 NMOS 晶体管
[0018]OUT 输出端
[0019]P1、P2、P11、P12、P21、P22 PMOS 晶体管
[0020]S-1NV 反向信号
[0021]S-ONE 单端信号
[0022]S-NON 非反向信号
[0023]VCC, VDD, VSS 电源线
【具体实施方式】
[0024]图2显示依据本发明的一实施例的差动转单端转换器20。如同图2所示，差动转单端转换器20具有两个NMOS晶体管Nll与N12、以及四个PMOS晶体管P11、P12、P21、与P22。在一实施例中，NMOS晶体管Nll与N12的元件尺寸大约一样；PM0S晶体管Pll与P12的元件尺寸大约一样；PM0S晶体管P21与P22的元件尺寸大约一样。
[0025]NMOS晶体管Nll与N12作为一差动对，其栅端分别被差动信号的非反向信号S-NON与反向信号S-1NV所驱动。NMOS晶体管Nll与N12的源端一起耦接到电源线VSS，而NMOS晶体管Nll与N12的漏端没有耦接在一起。NMOS晶体管Nll与N12的操作状态会互补。换言之，当NMOS晶体管Nll导通时，NMOS晶体管N12关闭，反之亦然。
[0026]PMOS晶体管Pll与P12作为另一差动对，其栅端分别被差动信号的非反向信号S-NON与反向信号S-1NV所驱动。如同图2所示的，PMOS晶体管Pll与P12分别与NMOS晶体管Nll与N12串联在一起。图2中，PMOS晶体管Pll与P12的操作状态会互补。换言之，当PMOS晶体管Pll导通时，PMOS晶体管P12关闭，反之亦然。
[0027]PMOS晶体管P21与P22可以视为一电流源对，其栅端连接在一起，作为一共同控制端C0N，连接到NMOS晶体管Nll的漏端，也是PMOS晶体管Pll的漏端。PMOS晶体管P21与P22分别与PMOS晶体管Pll与P12串联在一起。PMOS晶体管P21与P22的源端一同耦接到电源线VDD。
[0028]NMOS晶体管NI2的漏端，也是PMOS晶体管P12的漏端，作为一信号输出端0UT，其可以产生单端输出信号S-0NE。
[0029]以下的操作将以电源线VDD为1.1V，电源线VSS为0V，而非反向信号S-NON与反向信号S-1NV的电压变化没有轨对轨(rail-to-rail)，只有在OV到0.6V之间变化，来作为例子，但不是用来限制本发明。当非反向信号S-NON与反向信号S-1NV的电压分别为OV与0.6V时，差动信号的逻辑值为“O” ；反之，当非反向信号S-NON与反向信号S-1NV的电压分别为0.6V与OV时，差动信号的逻辑值为“I”。
[0030]当差动信号为“ O ”时，NMOS晶体管NI I与PMOS晶体管P12关闭，NMOS晶体管NI 2与PMOS晶体管Pll导通。因此，信号输出端OUT被导通的NMOS晶体管N12所提供的放电路径拉低为0V，单端输出信号S-ONE的逻辑值为“O”。此时，共同控制端CON等同连接到PMOS晶体管P21的漏端，所以PMOS晶体管P21与P22构成一等效的电流镜。PMOS晶体管P21与P22分别做为两个充电电流源，对PMOS晶体管P21与P22的二漏端充电，所以此二漏端以及共同控制端CON的电压可以大约为IV或是略低于IV。
[0031]当差动信号从“O”要转换成“I”时，非反向信号S-NON从OV开始上升，而反向信号S-1NV从0.6V开始下降。一旦非反向信号S-NON的电压高于反向信号S-1NV，NMOS晶体管Nll与PMOS晶体管P12转态为导通，NMOS晶体管N12与PMOS晶体管Pll转态为关闭。PMOS晶体管P21此充电电流源，因为PMOS晶体管Pll的关闭，所以无法对共同控制端CON充电。因此，共同控制端CON被导通的匪OS晶体管Nll所提供的一放电路径，快速地放电到0V。NMOS晶体管N12的关闭，等于切断了信号输出端OUT到电源线VSS的放电路径。此时，PMOS晶体管P22当成充电电流源，透过导通的PMOS晶体管P12所提供的充电路径，对信号输出端OUT充电。因为共同控制端CON的电压为0V，PMOS晶体管P22的栅源电压(gate-to-source voltage)将会是-1V,也就是电源线VDD与电源线VSS供电的系统下的最大可能负值，所以PMOS晶体管P22将以最大充电电流对信号输出端OUT快速充电。最后使单端输出信号S-ONE的电压为IV，逻辑值为“I”。
[0032]当差动信号从“I”要转换成“O”时，非反向信号S-NON从0.6V开始下降，而反向信号S-1NV从OV开始上升。一旦非反向信号S-NON的电压低于反向信号S-1NV，NM0S晶体管N12与PMOS晶体管Pll转态为导通，NMOS晶体管Nll与PMOS晶体管P12转态为关闭。此时，PMOS晶体管P12所提供的充电路径等于被切断。导通的匪OS晶体管N12则提供一放电路径，对信号输出端OUT放电。所以单端输出信号S-ONE的电压会快速地从IV降到0V，逻辑值成为“O”。关闭的NMOS晶体管Nll使共同控制端CON离耦于电源线VSS，即断开与电源线VSS的耦接。PMOS晶体管P21此充电电流源，会透过导通的PMOS晶体管P11，对共同控制端CON充电到约lV-Vthp，此处的Vthp为PMOS晶体管P21的临界电压(thresholdvoltage)。而PMOS晶体管P22此充电电流源会将PMOS晶体管P22的漏端充电到约IV后停止。
[0033]在图2的实施例中，非反向信号S-NON以及反向信号S-1NV的电压摆幅(voltageswing)为0.6V，小于单端输出信号S-ONE的电压摆幅(其为IV)。非反向信号S-N0N、反向信号S-1NV与单端输出信号S-ONE的低逻辑电位都是0V。非反向信号S-NON与反向信号S-1NV的高逻辑电位是0.6V，而单端输出信号S-ONE的高逻辑电位是IV。
[0034]只要适当的设计，图2中的单端输出信号S-ONE下降转换速率以及上升转换速率都可以相当的快速，高过图1中的单端输出信号S-ONE的下降转换速率以及上升转换速率。当图2中的差动信号从“I”要转换成“0”，因为即使PMOS晶体管P22所提供的充电电流暂时不为0，反向信号S-1NV会先切断PMOS晶体管P12所提供的充电路径，使信号输出端OUT单单被NMOS晶体管N12放电而快速下降。当差动信号从“O”要转换成“1”，因为反向信号S-1NV切断NMOS晶体管N12所提供的放电路径，且PMOS晶体管P22透过PMOS晶体管P12所提供的充电路径，对信号输出端OUT的充电电流为最大值，所以单端输出信号S-ONE的上升转换速率会相当快速。
[0035]当图2中的差动信号切换时，对信号输出端OUT的充电路径与放电路径会被快速地形成或是切断，所以信号输出端OUT上的单端输出信号S-ONE对差动信号的反应速度，也会是相当地快。
[0036]图1中的单端输出信号S-ONE的下降转换速率以及上升转换速率，相较于图2中结果，理论上会比较慢。举例来说，当图1中的差动信号从“I”要转换成“O”时，虽然NMOS晶体管N2与NI分别快速的导通与关闭，但是信号输出端OUT不会一开始就快速的下降，必须等到共同控制端CON-O被充电到一定程度，直到PMOS晶体管P2所提供的充电电流低于NMOS晶体管N2所提供的放电电流，信号输出端OUT的电压才会开始”慢慢地”下降。所以图1中的单端输出信号S-ONE的反应速度与下降转换速率都会比较小。
[0037]类似的，而当图1中的差动信号从“O”要转换成“I”时，虽然NMOS晶体管NI与N2分别快速的导通与关闭，但共同控制端CON-O无法低到0V，因为受限于PMOS晶体管Pl所形成的MOS 二极管而箝制。所以PMOS晶体管P2对信号输出端OUT的充电电流，无法到达PMOS晶体管P2的最大可能电流。因此，图1中单端输出信号S-ONE的上升转换速率也会受到相当的限制。
[0038]正因为图2中单端输出信号S-ONE对差动信号(由非反向信号S-NON与反向信号S-1NV所构成)的反应速度非常快，而且单端输出信号S-ONE的上升/下降转换速率都相当的高，所以当差动信号的工作周期是50%时，只要适当的设计，图2中单端输出信号S-ONE就可以容易得到大致不随半导体制程参数飘移的50%工作周期。
[0039]图3显示依据本发明的另一实施例的差动转单端转换器30。图3中的差动转单端转换器30与图2中的差动转单端转换器20，彼此为互补关系。差动转单端转换器30的操作与原理，可以为具有一般电路设计知识者，依据图2的教导与说明而类推了解，故不再累述。
[0040]图4显示了一使用图2的差动转单端转换器20的一集成电路。电压控制震荡器52可以产生一时脉信号，其经过两个以0.6V的电源线VCC与OV电源线VSS供电的反向器处理后，产生非反向信号S-NON与反向信号S-1NV，送入差动转单端转换器20，如同图4所示。差动转单端转换器20产生50%工作周期的单端输出信号S-0NE，经过两个以IV电源线VDD与OV电源线VSS供电的反向器加强其驱动力后，送入逻辑电路54。
[0041]虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
【权利要求】
1.一种差动转单端转换器(differential to single-end converter),用以将一差动输入信号转换成一单端输出信号，该差动转单端转换器包含有: 一第一晶体管和一第二晶体管，被该差动输入信号所驱动，该第一晶体管和该第二晶体管具有耦接在一起的二第一传导端，以及没有耦接在一起的二第二传导端； 一第三晶体管和一第四晶体管，被该差动输入信号所驱动，分别与该第一晶体管和该第~■晶体管串联在一起； 一电流源对，分别与该第三晶体管和该第四晶体管相串联，具有一共同控制端，耦接至该第一晶体管的该第二传导端； 其中，该第二晶体管的该第二传导端用以产生该单端输出信号。
2.如权利要求1的差动转单端转换器，其特征在于，该第一晶体管和该第二晶体管为第一型晶体管，该第三晶体管和该第四晶体管为第二型晶体管，该第一型晶体管互补于该第二型晶体管。
3.如权利要求1的差动转单端转换器，其特征在于，该电流源对包含有一第五晶体管和一第六晶体管，分别与该第三晶体管和该第四晶体管串联，该第五晶体管和该第六晶体管的共同控制端连接至该第一晶体管的该第二传导端。
4.如权利要求1的差动转单端转换器，其特征在于，该第一晶体管和该第二晶体管的操作状态为互补，该第三晶体管和该第四晶体管的操作状态为互补。
5.如权利要求1的差动转单端转换器，其特征在于，该第一晶体管和该第二晶体管的元件大小大约相同，该第三晶体管和该第四晶体管元件大小大约相同，该电流源对的元件大小大约相同。
6.如权利要求1的差动转单端转换器，其特征在于，该差动转单端转换器包含有一高压电源线以及一低压电源线，该第一晶体管和该第二晶体管的该二第一传导端是耦接至该低压电源线，该电流源对是耦接至该高压电源线。
7.如权利要求1的差动转单端转换器，其特征在于，该差动输入信号由一非反向信号以及一反向信号所构成，分别驱动该第一晶体管和该第二晶体管。
8.如权利要求7的差动转单端转换器，其特征在于，该非反向信号以及该反向信号的电压摆幅(voltage swing)，小于该单端输出信号的电压摆幅。
9.如权利要求8的该差动转单端转换器，其特征在于，该非反向信号、该反向信号、以及该单端输出信号共同享有一低逻辑电位。
10.一种信号转换方法，用以将一差动信号转换成一单端信号，该差动信号包含有一非反向信号以及一反向信号，该方法包含有: 提供一输出端，用以产生该单端信号； 提供一电流源； 依据该非反向信号来控制该电流源；以及 依据该反向信号，导通一放电路径与一充电路径其中之一，并切断该放电路径与该充电路径其中之另一，其中，当该差动信号为一第一逻辑值时，该电流源透过该导通的充电路径对该输出端充电，当该差动信号为一第二逻辑值时，该输出端透过该导通的放电路径放电。
11.如权利要求10的信号转换方法，其特征在于，依据该非反向信号来控制该电流源的步骤包含:依据该非反向信号控制该电流源的一控制端耦接到一低电压源线，使该电流源提供的充电电流最大化。
12.如权利要求10的信号转换方法，更包含:当依据该反向信号导通该放电路径时，依据该非反向信号控制该电流源大约为O。
13.如权利要求11的信号转换方法，更包含:当依据该反向信号导通该放电路径时，依据该非反向信号控制该控制端断开与该低电压电源线的耦接。
【文档编号】H03F3/45GK104300928SQ201310306073
【公开日】2015年1月21日 申请日期:2013年7月19日 优先权日:2013年7月19日
【发明者】陈信光 申请人:晨星半导体股份有限公司