具有自动频率校准功能的多频带电感-电容压控振荡器的制造方法
【专利摘要】本发明提供了一种具有自动频率校准功能的电感-电容压控振荡器，包括压控振荡器和自动频率校准单元；压控振荡器包括输入晶体管、负阻互耦对和电感-电容谐振单元；输入电流通过输入晶体管接入负阻互耦对的两输入端；电感-电容谐振单元连接于压控振荡器的第一输出端和压控振荡器的第二输出端之间，受控制电压控制而调节输出谐振频率；自动频率校准单元检测控制电压和输出谐振频率，当判断到输出谐振频率不在预先设定的范围内时，根据控制电压和输出谐振频率产生控制信号；电感-电容谐振单元根据该控制信号调整输出谐振频率。本发明自动选择压控振荡器的最优频带，使其输出正确的频率。
【专利说明】具有自动频率校准功能的多频带电感-电容压控振荡器
【技术领域】
[0001]本发明涉及一种压控振荡器，尤其涉及一种具有自动频率校准功能的多频带电感-电容压控振荡器。
【背景技术】
[0002]振荡器是许多电子系统的主要部分，通常工作在锁相环系统中，应用范围从微处理器中的时钟产生到无线收发机系统中的载波合成，要求的结构和性能参数差别很大。相位噪声，功耗和频率调谐范围是振荡器的主要性能参数。电感-电容压控振荡器相比与环形振荡器，具有更低的相位噪声，更纯净的输出频谱和更高的振荡频率。随着CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺技术的不断进步，电感-电容压控振荡器得到了越来越广泛的应用。
[0003]现代通信和网络技术的快速发展以及芯片集成度的降低，要求无线通信系统能够支持多种制式的通信标准和和网络协议，同时采用尽量少的电路元件。这意味着单个锁相环系统必须工作在较宽的频率范围内，对压控振荡器的频率调谐范围提出了很高的要求。随着工艺尺寸的不断降低，控制电压的范围也随之减小，而频率调谐范围变得很大，这使得压控振荡器的增益变得很大，显著得恶化了锁相环系统的相位噪声。因此压控振荡器中采用数字控制的开关电容单元来改变谐振回路中的总电容值，实现了频率的分立调谐，实质上是将一条调谐曲线分成多条调谐曲线，在达到相同频率调谐范围的情况下减小了压控振荡器的增益，提高了相位噪声性能。
[0004]使压控振荡器输出某一特定频率，必须要选择一条合适的调谐曲线。由于工艺，温度，供电电压的影响，压控振荡器的每个分立的频带可能上移或下降。例如MM (金属-绝缘介质-金属)电容的最大偏差可以达到15%，连线与MOS的寄生电容的偏差可以达到10%。这使得从外部选择压控振荡器中一个合理的频带变得难以实现。
【发明内容】
[0005]本发明的主要目的在于提供一种具有自动频率校准功能的电感-电容压控振荡器，在保证锁相环系统工作稳定的情况下，自动选择压控振荡器的最优频带，使其输出正确的频率。
[0006]为了达到上述目的，本发明提供了一种具有自动频率校准功能的电感-电容压控振荡器，包括压控振荡器和自动频率校准单元；
[0007]所述压控振荡器包括输入晶体管、负阻互耦对和电感-电容谐振单元；
[0008]输入电流通过所述输入晶体管接入所述负阻互耦对的两输入端；
[0009]所述负阻互耦对的第一输出端为所述压控振荡器的第一输出端；
[0010]所述负阻互耦对的第二输出端为所述压控振荡器的第二输出端；
[0011]所述电感-电容谐振单元，连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间，用于受控制电压控制而调节输出谐振频率；
[0012]所述自动频率校准单元，用于检测所述控制电压和所述输出谐振频率，当判断到所述输出谐振频率不在预先设定的范围内时，根据所述控制电压和所述输出谐振频率产生控制信号；
[0013]所述电感-电容谐振单元，进一步用于根据该控制信号调整所述输出谐振频率。
[0014]实施时，所述电感-电容谐振单元包括第一电感、第二电感、第一电容、第二电容、第一变容管、第二变容管和开关电容单元；
[0015]所述控制电压接入所述第一变容管的第一端和所述第二变容管的第一端；
[0016]所述第一变容管的第二端与所述压控振荡器的第一输出端连接；
[0017]所述第二变容管的第二端与所述压控振荡器的第二输出端连接；
[0018]相互串联的所述第一电容和所述第二电容连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间；
[0019]所述开关电容单元连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间；
[0020]所述压控振荡器的第一输出端通过所述第一电感接地；
[0021]所述压控振荡器的第二输出端通过所述第二电感接地；
[0022]所述控制信号为数字控制信号；
[0023]所述开关电容单元，用于根据该数字控制信号而分立调节所述输出谐振频率。
[0024]实施时，所述数字控制信号包括η位数字控制字；η为大于I的正整数；
[0025]所述开关电容单元包括η级开关电容模块；
[0026]第i级所述开关电容模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第一开关电容和第二开关电容为大于等于I而小于等于η的正整数；
[0027]所述第一开关晶体管，栅极接入所述数字控制信号的第i位数字控制字，漏极与所述第二开关电容的第一端连接，源极与所述第一开关电容的第一端连接；
[0028]所述第二开关晶体管，栅极与所述第一开关晶体管的栅极连接，漏极接地，源极与所述第一开关晶体管的源极连接；
[0029]所述第三开关晶体管，栅极与所述第一开关晶体管的栅极连接，漏极接地，源极与所述第一开关晶体管的漏极连接；
[0030]所述第一开关电容的第二端与所述压控振荡器的第一输出端连接；
[0031]所述第二开关电容的第二端与所述压控振荡器的第二输出端连接；
[0032]所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管是NMOS晶体管；所述第一开关电容和所述第二开关电容为二进制电容。
[0033]实施时，所述自动频率校准单元包括第一比较器、第二比较器和数字控制逻辑电路，其中，
[0034]所述控制电压接入所述第一比较器的正输入端和所述第二比较器的正输入端；
[0035]所述第一比较器的负输入端接入第一参考电压；
[0036]所述第二比较器的负输入端接入第二参考电压；
[0037]所述第一参考电压是预先设定的最大控制电压；
[0038]所述第二参考电压是预先设定的最小控制电压；
[0039]所述第一比较器的输出端和所述第二比较器的输出端分别与所述数字控制逻辑电路的输入端连接；
[0040]所述数字控制逻辑电路输出所述数字控制信号。
[0041]实施时，所述第一比较器包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，
[0042]所述第一 NMOS晶体管，栅极接入所述控制电压，漏极与所述第二 PMOS晶体管的漏极连接，源极与所述第四NMOS晶体管的漏极连接；
[0043]所述第二NMOS晶体管，栅极接入所述第一参考电压，漏极与所述第三PMOS晶体管的漏极连接，源极与所述第四NMOS晶体管的漏极连接；
[0044]所述第三NMOS晶体管，栅极接入电流源偏置电压，漏极与所述第一PMOS晶体管的漏极连接，源极接地；
[0045]所述第四NMOS晶体管，栅极接入电流源偏置电压，源极接地；
[0046]所述第五NMOS晶体管，栅极接入电流源偏置电压，源极接地，漏极与所述第四PMOS晶体管的漏极连接；
[0047]所述第一PMOS晶体管，栅极与所述第二PMOS晶体管的栅极连接，源极接入电源电压；
[0048]所述第二PMOS晶体管，栅极与所述第二PMOS晶体管的漏极连接，源极接入电源电压；
[0049]所述第三PMOS晶体管，栅极与所述第三PMOS晶体管的漏极连接，源极接入电源电压；
[0050]所述第四PMOS晶体管，栅极与所述第三PMOS晶体管的栅极连接，源极接入电源电压。
[0051]实施时，所述第二比较器包括第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管；
[0052]所述第六NMOS晶体管，栅极与所述第七NMOS晶体管的栅极连接，漏极与所述第七PMOS晶体管的漏极连接，源极接地；
[0053]所述第七NMOS晶体管，栅极与所述第七NMOS晶体管的漏极连接，漏极与所述第五PMOS晶体管的漏极连接，源极接地；
[0054]所述第八NOMS晶体管，栅极与所述第九NMOS晶体管的栅极连接，漏极分别与所述第六PMOS晶体管的漏极和所述第八NMOS晶体管的栅极连接，源极接地；
[0055]所述第九NMOS晶体管，栅极与所述第八NMOS晶体管的栅极连接，漏极与所述第九PMOS晶体管的漏极连接，源极接地；
[0056]所述第五PMOS晶体管，栅极接入所述控制电压，源极与所述第八PMOS晶体管的漏极连接；
[0057]所述第六PMOS晶体管，栅极接入所述第二参考电压，源极与所述第八PMOS晶体管的漏极连接；
[0058]所述第七PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压；
[0059]所述第八PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压；
[0060]所述第九PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压。
[0061]实施时，当所述控制电压大于所述第一参考电压时，所述数字控制逻辑电路输出的数字控制信号减I;
[0062]当所述控制电压小于所述第二参考电压时，所述数字控制逻辑电路输出的数字控制信号加I。
[0063]实施时，所述负阻互耦对包括第一负阻晶体管和第二负阻晶体管；
[0064]所述压控振荡器还包括第一电阻、第二电阻、第一隔离电容和第二隔离电容；
[0065]所述输入晶体管，栅极接入电流源偏置电压，源极接入电源电压；
[0066]所述第一负阻晶体管，栅极通过所述第一隔离电容与所述第二负阻晶体管的漏极连接，源极与所述输入晶体管的漏极连接，漏极通过依次串联的所述第二隔离电容和所述第一电阻接入偏置电压；
[0067]所述第二负阻晶体管，栅极通过所述第二隔离电容与所述第一负阻晶体管的漏极连接，源极与所述输入晶体管的漏极连接，漏极通过依次连接的所述第一隔离电容和所述第二电阻接入偏置电压。
[0068]实施时，所述输入晶体管、所述第一负阻晶体管和所述第二负阻晶体管是PMOS晶体管。
[0069]与现有技术相比，本发明所述的具有自动频率校准功能的电感-电容压控振荡器，采用所述自动频率校准单元检测压控振荡器的控制电压的变化，判断该控制电压是否使压控振荡器工作在合理范围内，并根据判断结果产生合理的控制信号来选择压控振荡器的最优工作频带，从而产生正确的输出频率。
【专利附图】
【附图说明】
[0070]图1是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器的电路图；
[0071]图2是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器包括的开关电容单元的第i级开关电容模块的电路图；
[0072]图2A是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器的输出频带示意图；
[0073]图3是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器包括的自动频率校准单元的结构框图；
[0074]图4A是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器包括的自动频率校准单元的第一比较器的电路图；
[0075]图4B是本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器包括的自动频率校准单元的第二比较器的电路图；
【具体实施方式】
[0076]本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器，在保证锁相环系统工作稳定的情况下，自动选择压控振荡器的最优频带，使其输出正确的频率。
[0077]如图1所示,本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器，包括压控振荡器和自动频率校准单元11 ；
[0078]所述压控振荡器包括输入晶体管P1、负阻互耦对和电感-电容谐振单元；
[0079]输入电流通过所述输入晶体管PI接入所述负阻互耦对的两输入端；
[0080]所述负阻互耦对的第一输出端为所述压控振荡器的第一输出端0UTPUT1 ；
[0081]所述负阻互耦对的第二输出端为所述压控振荡器的第二输出端0UTPUT2 ；
[0082]所述电感-电容谐振单元，连接于所述压控振荡器的第一输出端0UTPUT1和所述压控振荡器的第二输出端0UTPUT2之间，用于受控制电压Vrtrt控制而调节输出谐振频率；
[0083]所述自动频率校准单元11，用于检测所述控制电压和所述输出谐振频率，当判断到所述输出谐振频率不在预先设定的范围内时，根据所述控制电压Vrtrt和所述输出谐振频率产生控制信号；
[0084]所述电感-电容谐振单元，进一步用于根据该控制信号调整所述输出谐振频率。
[0085]在本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器中，所述压控振荡器和所述自动频率校准单元都工作在锁相环系统中。
[0086]本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器，采用所述自动频率校准单元检测压控振荡器的控制电压的变化，判断该控制电压是否使压控振荡器工作在合理范围内，并根据判断结果产生合理的控制信号来选择压控振荡器的最优工作频带，从而产生正确的输出频率。
[0087]如图1所示，在具体实施时，所述负阻互耦对包括第一负阻晶体管PRl和第二负阻晶体管PR2 ；
[0088]所述压控振荡器还包括第一电阻R1、第二电阻R2、第一隔离电容Cbl和第二隔离电容Cb2 ；
[0089]所述输入晶体管PI，栅极接入电流源偏置电压Vbias，源极接入电源电压VDD ；
[0090]所述第一负阻晶体管PR1，栅极通过所述第一隔离电容Cbl与所述第二负阻晶体管PR2的漏极连接，源极与所述输入晶体管PI的漏极连接，漏极通过依次串联的所述第二隔离电容Cb2和所述第一电阻Rl接入偏置电压V ；
[0091]所述第二负阻晶体管PR2，栅极通过所述第二隔离电容Cb2与所述第一负阻晶体管PRl的漏极连接，源极与所述输入晶体管PI的漏极连接，漏极通过依次连接的所述第一隔离电容Cbl和所述第二电阻R2接入偏置电压V。
[0092]优选的，所述输入晶体管P1、所述第一负阻晶体管PRl和所述第二负阻晶体管PR2是PMOS晶体管。
[0093]如图1所示，在具体实施时，所述电感-电容谐振单元包括第一电感L1、第二电感L2、第一电容Cl、第二电容C2、第一变容管Varl、第二变容管Var2和开关电容单元12 ；
[0094]所述控制电压Vrtri接入所述第一变容管Varl的第一端和所述第二变容管Var2的弟觸；
[0095]所述第一变容管Varl的第二端与所述压控振荡器的第一输出端0UTPUT1连接；
[0096]所述第二变容管Var2的第二端与所述压控振荡器的第二输出端0UTPUT2连接；
[0097]相互串联的所述第一电容Cl和所述第二电容C2连接于所述压控振荡器的第一输出端0UTPUT1和所述压控振荡器的第二输出端0UTPUT2之间；
[0098]所述开关电容单元12连接于所述压控振荡器的第一输出端0UTPUT1和所述压控振荡器的第二输出端0UTPUT2之间；
[0099]所述压控振荡器的第一输出端0UTPUT1通过所述第一电感LI接地端GND ；
[0100]所述压控振荡器的第二输出端0UTPUT2通过所述第二电感L2接地端GND ；
[0101]所述控制信号Vrfrt为数字控制信号；
[0102]所述开关电容单元12，用于根据该数字控制信号而分立调节所述输出谐振频率。
[0103]在本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器中，压控振荡器采用电感-电容谐振单元和负阻互耦对来产生输出谐振频率。频率的调谐通过改变电感-电容谐振单元中的电容值来实现，所述电感-电容谐振单元包括变容管和由数字控制信号控制的开关电容单元。变容管实现所述输出谐振频率的连续变化，而数字信号控制的开关电容单元实现所述输出谐振频率的分立调节，以实现多频带压控振荡器。其中数字控制信号控制的开关电容单元中的开关电容为二进制电容，使得压控振荡器的频带的数量为2n，n为所述数字控制信号的位数。多频带压控振荡器的优点是实现了更宽的频率范围，并减小了压控振荡器的控制电压增益，从而降低了相位噪声。
[0104]在具体实施时，如图2所示，所述数字控制信号包括η位数字控制字，该η位数字控制字的标号分别为bl至bn ；n为大于I的正整数；
[0105]所述开关电容单元包括η级开关电容模块；
[0106]第i级所述开关电容模块包括第一开关晶体管N1、第二开关晶体管N2、第三开关晶体管N3、第一开关电容Csl和第二开关电容Cs2 ；i为大于等于I而小于等于η的正整数；
[0107]所述第一开关晶体管NI，栅极接入所述数字控制信号的第i位数字控制字bi，漏极与所述第二开关电容Cs2的第一端连接，源极与所述第一开关电容Csl的第一端连接；
[0108]所述第二开关晶体管N2，栅极与所述第一开关晶体管NI的栅极连接，漏极接地端GND，源极与所述第一开关晶体管NI的源极连接；
[0109]所述第三开关晶体管N3，栅极与所述第一开关晶体管NI的栅极连接，漏极接地端GND，源极与所述第一开关晶体管NI的漏极连接；
[0110]所述第一开关电容Csl的第二端与所述压控振荡器的第一输出端0UTPUT1连接；
[0111]所述第二开关电容Cs2的第二端与所述压控振荡器的第二输出端0UTPUT2连接；
[0112]所述第一开关晶体管N1、所述第二开关晶体管N2和所述第三开关晶体管N3是NMOS晶体管；所述第一开关电容Csl和所述第二开关电容Cs2为二进制电容。
[0113]所述开关电容单元包括η级相同的开关电容模块，η为所述数字控制信号的位数。每个开关电容模块均为差分形式，提高了所述电感-电容谐振单元的Q值(品质因素)。当所述数字控制信号的各位数字控制字都为O时，所有的开关电容都没有加到所述电感-电容谐振单元中，此时的输出频带最高；当所述数字控制信号的各位数字控制字都为I时，所有的开关电容都加到谐振单元中，此时的输出频带最低。
[0114]本发明中所采用的压控振荡器为电感-电容压控振荡器，其中电感和电容构成谐振单元，两个PMOS管形成互耦对，具有负阻特性，用来提供振荡回路所消耗的能量并产生正反馈。PRl和PR2的栅极通过交流耦合到压控振荡器的输出端，Vbias用来提供这两个PMOS晶体管的直流偏置。频率的调谐通过改变谐振单元中的电容值来实现，由变容管和数字信号控制的开关电容构成。变容管实现频率的连续变化，而数字信号控制的开关电容单元实现频率的分立调节，以实现多频带压控振荡器，从而拓宽了压控振荡器的频率工作范围。当数字控制字bi(i=0，l，2，…，η)为O时，电容没有加到压控振荡器的谐振单元中，此时频率的连续变化由变容管实现；当数字控制字bi(i=0，l，2，…，η)为I时，电容加到谐振单元中，压控振荡器的频率下降，下移到较低的频带中，此时频率的连续变化依然由变容管实现。压控振荡器的输出频带如图2Α所示，图2Α的纵轴表示的是压控振荡器的输出谐振频率，其单位为Hz (赫兹)，横轴表示的是控制电压Vrfrt，其单位为V (伏)，标号b标识数字控制信号。
[0115]如图3所示，所述自动频率校准单元包括第一比较器31、第二比较器32和数字控制逻辑电路33，其中，
[0116]所述控制电压Vetal接入所述第一比较器31的正输入端和所述第二比较器32的正输入端；
[0117]所述第一比较器31的负输入端接入第一参考电压Vhigh ；
[0118]所述第二比较器的负输入端接入第二参考电压V1ot ；
[0119]所述第一参考电压Vhigh是预先设定的最大控制电压；
[0120]所述第二参考电压V1ot是预先设定的最小控制电压；
[0121]所述第一比较器31的输出端和所述第二比较器32的输出端分别与所述数字控制逻辑电路33的输入端连接；
[0122]所述数字控制逻辑电路33输出所述数字控制信号。
[0123]所述数字控制逻辑电路33在锁相环回路稳定后，根据此时第一比较器31的输出信号H和第二比较器32的输出信号L进行判断。Vhigh和Vlw为事先设定好的参考电压。由于控制电压Vrtrt不能达到满摆幅，因此，O < Vlow < Vhigh < VDD0如果H和L都为二进制数1，表示Vrfri > Vhigh > Vlw，则数字控制字减I，上移一个频带；如果H和L都为二进制数0，表示Vctol < Vlow < Vhigh,则数字控制字加1，下降一个频带；如果H为二进制数0，L为二进制I，表示Vlw < Vctrl < Vhigh,即控制电压处在合理范围内，则数字控制字不变。输出锁定信号，此时压控振荡器输出正确频率。由于控制电压不可能既大于Vhigh，又小于V1ot，因此不会出现H为二进制数1，L为二进制I这种情况。
[0124]值得注意的是，压控振荡器相邻频带之间应保持适当重叠，以实现整体输出频率的连续变化。
[0125]在本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器中，
[0126]如图4A所示，所述第一比较器包括第一 NMOS晶体管N1、第二 NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第一 PMOS晶体管P1、第二 PMOS晶体管P2、第三PMOS晶体管P3和第四PMOS晶体管P4，其中，
[0127]所述第一NMOS晶体管NI，栅极接入所述控制电压Vrtri，漏极与所述第二PMOS晶体管P2的漏极连接，源极与所述第四NMOS晶体管N4的漏极连接；
[0128]所述第二 NMOS晶体管N2，栅极接入所述第一参考电压Vhigh,漏极与所述第三PMOS晶体管P3的漏极连接，源极与所述第四NMOS晶体管N4的漏极连接；
[0129]所述第三NMOS晶体管N3，栅极接入电流源偏置电压Vbias,漏极与所述第一 PMOS晶体管Pl的漏极连接，源极接地端GND ；
[0130]所述第四NMOS晶体管N4，栅极接入电流源偏置电压Vbias,源极接地端GND ；
[0131]所述第五NMOS晶体管N5，栅极接入电流源偏置电压Vbias,源极接地端GND，漏极与所述第四PMOS晶体管P4的漏极连接；
[0132]所述第一 PMOS晶体管P1，栅极与所述第二 PMOS晶体管P2的栅极连接，源极接入电源电压VDD ；
[0133]所述第二 PMOS晶体管P2，栅极与所述第二 PMOS晶体管P2的漏极连接，源极接入电源电压VDD ；
[0134]所述第三PMOS晶体管，栅极与所述第三PMOS晶体管P3的漏极连接，源极接入电源电压VDD ；
[0135]所述第四PMOS晶体管，栅极与所述第三PMOS晶体管P3的栅极连接，源极接入电源电压VDD。
[0136]如图4A所示，第一比较器采用NMOS晶体管为输入对管，输入信号分别为控制电压Vrtrt和第一参考电压Vhigh, Vhigh为事先设定的控制电压范围的上限。所述第一比较器的输出分别为H和Hn，H和Hn反相。H为O表示Vetri小于Vhigh,即控制电压小于上限。
[0137]在本发明实施例所述的具有自动频率校准功能的电感-电容压控振荡器中，
[0138]如图4B所示，所述第二比较器包括第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9、第五PMOS晶体管P5、第六PMOS晶体管P6、第七PMOS晶体管P7、第八PMOS晶体管P8和第九PMOS晶体管P9 ；
[0139]所述第六NMOS晶体管N6，栅极与所述第七NMOS晶体管N7的栅极连接，漏极与所述第七PMOS晶体管P7的漏极连接，源极接地端GND ；
[0140]所述第七NMOS晶体管N7，栅极与所述第七NMOS晶体管N7的漏极连接，漏极与所述第五PMOS晶体管P5的漏极连接，源极接地端GND ；
[0141]所述第八NOMS晶体管N8，栅极与所述第九NMOS晶体管N9的栅极连接，漏极分别与所述第六PMOS晶体管P6的漏极和所述第八NMOS晶体管NS的栅极连接，源极接地端GND ；
[0142]所述第九NMOS晶体管N9，栅极与所述第八NMOS晶体管N8的栅极连接，漏极与所述第九PMOS晶体管P9的漏极连接，源极接地端GND ；
[0143]所述第五PMOS晶体管P5，栅极接入所述控制电压Vrtri，源极与所述第八PMOS晶体管P8的漏极连接；
[0144]所述第六PMOS晶体管P6，栅极接入所述第二参考电压VlOT，源极与所述第八PMOS晶体管P8的漏极连接；
[0145]所述第七PMOS晶体管P7，栅极接入所述电流源偏置电压Vbias，源极接入电源电压VDD ；
[0146]所述第八PMOS晶体管，栅极接入所述电流源偏置电压Vbias,源极接入电源电压VDD ；
[0147]所述第九PMOS晶体管，栅极接入所述电流源偏置电压Vbias,源极接入电源电压VDD。
[0148]在具体实施时，当所述控制电压大于Vrfri所述第一参考电压Vhigh时，所述数字控制逻辑电路输出的数字控制信号减I ;
[0149]当所述控制电压Vrtrt小于所述第二参考电压V1ot时，所述数字控制逻辑电路输出的数字控制信号加I。
[0150]第二比较器采用PMOS晶体管为输入对管，输入信号分别为控制电压Vrtrt和VlOT，Vlow为事先设定的控制电压范围的下限。所述第二比较器的输出分别为L和Ln，L和Ln反相。L为I表示Vrtri大于VlOT，即控制电压大于下限。
[0151]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种具有自动频率校准功能的电感-电容压控振荡器，其特征在于，包括压控振荡器和自动频率校准单元； 所述压控振荡器包括输入晶体管、负阻互耦对和电感-电容谐振单元； 输入电流通过所述输入晶体管接入所述负阻互耦对的两输入端； 所述负阻互耦对的第一输出端为所述压控振荡器的第一输出端； 所述负阻互耦对的第二输出端为所述压控振荡器的第二输出端； 所述电感-电容谐振单元，连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间，用于受控制电压控制而调节输出谐振频率； 所述自动频率校准单元，用于检测所述控制电压和所述输出谐振频率，当判断到所述输出谐振频率不在预先设定的范围内时，根据所述控制电压和所述输出谐振频率产生控制信号; 所述电感-电容谐振单元，进一步用于根据该控制信号调整所述输出谐振频率。
2.如权利要求1所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于， 所述电感-电容谐振单元包括第一电感、第二电感、第一电容、第二电容、第一变容管、第二变容管和开关电容单元； 所述控制电压接入所述第一变容管的第一端和所述第二变容管的第一端； 所述第一变容管的第二端与所述压控振荡器的第一输出端连接； 所述第二变容管的第二端与所述压控振荡器的第二输出端连接； 相互串联的所述第一电容和所述第二电容连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间； 所述开关电容单元连接于所述压控振荡器的第一输出端和所述压控振荡器的第二输出端之间； 所述压控振荡器的第一输出端通过所述第一电感接地； 所述压控振荡器的第二输出端通过所述第二电感接地； 所述控制信号为数字控制信号； 所述开关电容单元，用于根据该数字控制信号而分立调节所述输出谐振频率。
3.如权利要求2所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于， 所述数字控制信号包括η位数字控制字；η为大于I的正整数； 所述开关电容单元包括η级开关电容模块； 第i级所述开关电容模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第一开关电容和第二开关电容为大于等于I而小于等于η的正整数； 所述第一开关晶体管，栅极接入所述数字控制信号的第i位数字控制字，漏极与所述第二开关电容的第一端连接，源极与所述第一开关电容的第一端连接； 所述第二开关晶体管，栅极与所述第一开关晶体管的栅极连接，漏极接地，源极与所述第一开关晶体管的源极连接； 所述第三开关晶体管，栅极与所述第一开关晶体管的栅极连接，漏极接地，源极与所述第一开关晶体管的漏极连接； 所述第一开关电容的第二端与所述压控振荡器的第一输出端连接； 所述第二开关电容的第二端与所述压控振荡器的第二输出端连接； 所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管是NMOS晶体管；所述第一开关电容和所述第二开关电容为二进制电容。
4.如权利要求3所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于，所述自动频率校准单元包括第一比较器、第二比较器和数字控制逻辑电路，其中， 所述控制电压接入所述第一比较器的正输入端和所述第二比较器的正输入端； 所述第一比较器的负输入端接入第一参考电压； 所述第二比较器的负输入端接入第二参考电压； 所述第一参考电压是预先设定的最大控制电压； 所述第二参考电压是预先设定的最小控制电压； 所述第一比较器的输出端和所述第二比较器的输出端分别与所述数字控制逻辑电路的输入端连接； 所述数字控制逻辑电路输出所述数字控制信号。
5.如权利要求4所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于， 所述第一比较器包括第一 NMOS晶体管、第二 NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一 PMOS晶体管、第二 PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中， 所述第一 NMOS晶体管，栅极接入所述控制电压，漏极与所述第二 PMOS晶体管的漏极连接，源极与所述第四NMOS晶体管的漏极连接； 所述第二NMOS晶体管，栅极接入所述第一参考电压，漏极与所述第三PMOS晶体管的漏极连接，源极与所述第四NMOS晶体管的漏极连接； 所述第三NMOS晶体管，栅极接入电流源偏置电压，漏极与所述第一PMOS晶体管的漏极连接，源极接地； 所述第四NMOS晶体管，栅极接入电流源偏置电压，源极接地； 所述第五NMOS晶体管，栅极接入电流源偏置电压，源极接地，漏极与所述第四PMOS晶体管的漏极连接； 所述第一 PMOS晶体管，栅极与所述第二 PMOS晶体管的栅极连接，源极接入电源电压； 所述第二 PMOS晶体管，栅极与所述第二 PMOS晶体管的漏极连接，源极接入电源电压； 所述第三PMOS晶体管，栅极与所述第三PMOS晶体管的漏极连接，源极接入电源电压； 所述第四PMOS晶体管，栅极与所述第三PMOS晶体管的栅极连接，源极接入电源电压。
6.如权利要求5所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于，所述第二比较器包括第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管和第九PMOS晶体管； 所述第六NMOS晶体管，栅极与所述第七NMOS晶体管的栅极连接，漏极与所述第七PMOS晶体管的漏极连接，源极接地； 所述第七NMOS晶体管，栅极与所述第七NMOS晶体管的漏极连接，漏极与所述第五PMOS晶体管的漏极连接，源极接地； 所述第八NOMS晶体管，栅极与所述第九NMOS晶体管的栅极连接，漏极分别与所述第六PMOS晶体管的漏极和所述第八NMOS晶体管的栅极连接，源极接地； 所述第九NMOS晶体管，栅极与所述第八NMOS晶体管的栅极连接，漏极与所述第九PMOS晶体管的漏极连接，源极接地； 所述第五PMOS晶体管，栅极接入所述控制电压，源极与所述第八PMOS晶体管的漏极连接; 所述第六PMOS晶体管，栅极接入所述第二参考电压，源极与所述第八PMOS晶体管的漏极连接； 所述第七PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压； 所述第八PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压； 所述第九PMOS晶体管，栅极接入所述电流源偏置电压，源极接入电源电压。
7.如权利要求4所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于， 当所述控制电压大于所述第一参考电压时，所述数字控制逻辑电路输出的数字控制信号减I ; 当所述控制电压小于所述第二参考电压时，所述数字控制逻辑电路输出的数字控制信号加I。
8.如权利要求1至7中任一权利要求所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于，所述负阻互耦对包括第一负阻晶体管和第二负阻晶体管； 所述压控振荡器还包括第一电阻、第二电阻、第一隔离电容和第二隔离电容； 所述输入晶体管，栅极接入电流源偏置电压，源极接入电源电压； 所述第一负阻晶体管，栅极通过所述第一隔离电容与所述第二负阻晶体管的漏极连接，源极与所述输入晶体管的漏极连接，漏极通过依次串联的所述第二隔离电容和所述第一电阻接入偏置电压； 所述第二负阻晶体管，栅极通过所述第二隔离电容与所述第一负阻晶体管的漏极连接，源极与所述输入晶体管的漏极连接，漏极通过依次连接的所述第一隔离电容和所述第二电阻接入偏置电压。
9.如权利要求8所述的具有自动频率校准功能的电感-电容压控振荡器，其特征在于，所述输入晶体管、所述第一负阻晶体管和所述第二负阻晶体管是PMOS晶体管。
【文档编号】H03L7/099GK104242924SQ201310320684
【公开日】2014年12月24日 申请日期:2013年7月26日 优先权日:2013年7月26日
【发明者】朱樟明, 丁昊宇, 刘马良, 杨银堂, 刘帘曦 申请人:西安电子科技大学