共模反馈的差分放大电路及方法、集成电路的制作方法
【专利摘要】本发明公开了一种共模反馈的差分放大电路及方法、集成电路，共模反馈(CMFB)环路对第一共模信号分压产生第二共模信号和第三共模信号，差分放大器设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，CMFB环路根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号；通过本发明的方案，差分放大器在输入级对第二共模信号和第三共模信号的处理不需连接高压的功率电源，并且，不再需要对输出信号间的电压进行电阻分压实现共模反馈，从而能够降低功耗。
【专利说明】共模反馈的差分放大电路及方法、集成电路
【技术领域】
[0001]本发明涉及差分放大电路，尤其涉及一种共模反馈的差分放大电路及方法、集成电路。
【背景技术】
[0002]差分放大电路利用电路参数的对称性和负反馈作用，能够有效地稳定静态工作点，并以放大差模信号、抑制共模信号为显著特征，广泛应用于直接耦合电路和测量电路的输入级。
[0003]差分放大电路中，差分放大器一般需要共模反馈(CMFB, Common Mode Feedback)环路，所述CMFB电路用于设置共模电压。目前，随着各种电子产品的低功耗要求越来越高，电子产品所使用的差分放大电路也需要尽可能的降低功耗。
【发明内容】
[0004]为解决现有技术中的问题，本发明提供一种共模反馈的差分放大电路及方法、集成电路。
[0005]本发明的技术方案是这样实现的:
[0006]本发明提供的一种共模反馈的差分放大电路，该差分放大电路包括:CMFB环路、差分放大器；其中，
[0007]所述CMFB环路，配置为对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器，并根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号；
[0008]所述差分放大器，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，根据CMFB环路的控制输出最低电压等于第一共模信号的电压的输出信号。
[0009]本发明还提供一种共模反馈的差分放大方法，该方法包括:
[0010]差分放大电路对第一共模信号进行分压，产生第二共模信号和第三共模信号；
[0011]差分放大电路中的差分放大器在输入级接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；
[0012]差分放大电路根据负反馈原理控制自身的差分放大器输出最低电压等于第一共模信号的电压的输出信号。
[0013]本发明还提供一种集成电路，该集成电路包括共模反馈的差分放大电路，该差分放大电路包括=CMFB环路、差分放大器；其中，
[0014]所述CMFB环路，配置为对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器，并根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号；
[0015]所述差分放大器，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，根据CMFB环路的控制输出最低电压等于第一共模信号的电压的输出信号。
[0016]本发明实施例提供一种共模反馈的差分放大电路及方法、集成电路，CMFB环路对第一共模信号分压产生第二共模信号和第三共模信号，差分放大器设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，CMFB环路根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号；如此，差分放大器在输入级对第二共模信号和第三共模信号的处理不需连接高压的功率电源，仅需使用低压的内部电源，能够降低功耗，并且，本发明提供的差分放大电路不再需要对输出信号间的电压进行电阻分压实现共模反馈，避免输出信号间的电阻带来的功耗。
【专利附图】
【附图说明】
[0017]图1为现有技术的差分放大器中CMFB环路的结构示意图；
[0018]图2为本发明实施例提供的共模反馈的差分放大电路的结构示意图；
[0019]图3为本发明实施例提供的共模反馈的差分放大电路的具体电路示意图；
[0020]图4为本发明实施例提供的差分放大器中共模电压选择电路的示意图；
[0021]图5为本发明实施例提供的共模反馈的差分放大电路的工作仿真图；
[0022]图6为本发明实施例提供的共模反馈的差分放大方法的流程示意图。
【具体实施方式】
[0023]当前差分放大器中的CMFB环路，如图1所示，该CMFB环路中，两个PMOS的源极分别连接电流源的负极，其中，一个PMOS的栅极连接共模信号Vcm,另一个PMOS的栅极连接两个分压电阻的中点，所述电流源的正极连接功率电源PVDD，两个分压电阻连接在两个输出信号VOP与VON之间。这样，所述差分放大器在工作时，CMFB环路能够保证两个输出信号VOP与VON的电压和等于二倍的共模信号Vcm的电压，但是，由于所述电流源的电压由高压的功率电源PVDD提供，会导致流经两个PMOS的电流产生较大的功耗，而且，由于两个输出信号VOP与VON之间的分压电阻也会有较大的电流流过，这部分电流也是由高压的功率电源PVDD提供，也将产生较大的功耗。
[0024]本发明的基本思想是:CMFB环路对第一共模信号分压产生第二共模信号和第三共模信号，差分放大器设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，CMFB环路根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号。
[0025]本发明提出的共模反馈的差分放大电路能够降低目前差分放大器产生的功耗。
[0026]下面通过附图及具体实施例对本发明做进一步的详细说明。
[0027]需要说明的是，下文所用的第一、第二......仅表示不同位置的信号或元件，不对参数或作用进行限定。
[0028]本发明实施例实现一种共模反馈的差分放大电路，如图2所示，包括:CMFB环路11、差分放大器12 ;其中，
[0029]所述CMFB环路11对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器12 ;所述差分放大器12在输入级接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，所述CMFB环路11根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的输出信号；
[0030]所述第一共模信号一般可以根据输入的差分信号获得；
[0031]所述第一输入信号与第二输入信号为差分信号；
[0032]其中，所述CMFB环路11包括:第一分压电路111、第二分压电路112、第一负反馈电路113、第二负反馈电路114，其中，
[0033]所述第一分压电路111对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器12 ；
[0034]所述第二分压电路112对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器12 ；
[0035]所述第一负反馈电路113根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的第一输出信号；这里，所述第一负反馈电路113采用与所述第一分压电路111相同分压比例的分压电路，使差分放大器12输出最低电压等于第一共模信号的电压的第一输出信号；
[0036]所述第二负反馈电路114根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的第二输出信号；这里，所述第二负反馈电路114采用与所述第二分压电路112相同分压比例的分压电路,使差分放大器12输出最低电压等于第一共模信号的电压的第二输出信号；
[0037]所述差分放大器12包括:输入级电路121、增益级电路122、输出级电路123，其中，
[0038]所述输入级电路121接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；这里，所述输入级电路121包括共模电压选择电路，通过所述共模电压选择电路设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；所述共模电压选择电路可以由电流源和金属氧化物半导体(MOS)场效应管构成，所述MOS管可以选用PMOS 或 NMOS ；
[0039]所述增益级电路122对第一输入信号和第二输入信号进行信号放大；
[0040]所述输出级电路123根据CMFB环路11的控制输出最低电压等于第一共模信号的电压的第一输出信号或第二输出信号；
[0041]这里，所述增益级电路122和所述输出级电路123可以采用目前的差分放大器中增益级和输出级的电路。
[0042]下面对本发明提供的共模反馈的差分放大电路的具体电路结构进行详细说明，如图3所示，该共模反馈的差分放大电路包括:由第一分压电阻Rl至第六分压电阻Rl?R6、第一反馈电阻Rfl和第二反馈电阻Rf2构成的CMFB环路，以及差分放大器Al ;其中，
[0043]CMFB环路中，第一分压电阻Rl —端连接第一共模信号Van,另一端连接第二分压电阻R2和差分放大器Al的第一共模输入端VCl ;第二分压电阻R2 —端连接第一输入信号V11,另一端连接第一分压电阻Rl和差分放大器Al的第一共模输入端VCl ;第三分压电阻R3一端连接第一共模信号Vcm，另一端连接第四分压电阻R4和差分放大器Al的第二共模输入端VC2 ;第四分压电阻R4—端连接第二输入信号V12，另一端连接第三分压电阻R3和差分放大器Al的第二共模输入端VC2 ;第五分压电阻R5—端连接第一输入信号V11,另一端连接第二反馈电阻Rfl和差分放大器Al的第一输入端VIP ;第六分压电阻R6 —端连接第二输入信号V12,另一端连接第二反馈电阻Rf2和差分放大器Al的第二输入端VIN ;第一反馈电阻Rfl 一端连接第五分压电阻R5和差分放大器Al的第一输入端VIP,另一端连接差分放大器Al的第一输出端VON ;第二反馈电阻Rf2 —端连接第六分压电阻R6和差分放大器Al的第二输入端VIN，另一端连接差分放大器Al的第二输出端V0P。
[0044]上述CMFB环路中，第一分压电路由第一分压电阻Rl和第二分压电阻R2构成，其中，第一分压电阻Rl和第二分压电阻R2连接的中点产生第二共模信号Vqe ;第二分压电路由第三分压电阻R3和第四分压电阻R4构成，其中，第三分压电阻R3和第四分压电阻R4连接的中点产生第三共模信号Vac ;第一负反馈电路由第一反馈电阻Rf I构成；第二负反馈电路由第二反馈电阻Rf2构成。
[0045]上述CMFB环路中，第一分压电阻Rl与第二分压电阻R2的阻值比例与第一反馈电阻Rfl与第五分压电阻R5的阻值比例相同；第三分压电阻R3与第四分压电阻R4的阻值比例与第二反馈电阻Rf2与第六分压电阻R6的阻值比例相同；所述第二分压电阻R2、第四分压电阻R4、第五分压电阻R5、第六分压电阻R6可以采用可调电阻或开关电容。
[0046]图3所不的共模反馈的差分放大电路在工作时,如果第一输入信号V11的电压大于第二输入信号V12,则第二共模信号Vqe的电压大于第三共模信号Vqc,差分放大器Al的第一输出端VON输出的第一输出信号的电压小于第二输出端VOP输出的第二输出信号,差分放大器Al在输入级设置第二共模信号Vatl2的电压等于第一输入端VIP和第二输入端VIN的电压，这样，由于第二共模信号Vqe的电压由第一分压电阻Rl和第二分压电阻R2分压得到，第一输入端VIP的电压由第一反馈电阻Rfl与第五分压电阻R5得到，且第一分压电阻Rl与第二分压电阻R2的阻值比例与第一反馈电阻Rfl与第五分压电阻R5的阻值比例相同，则第一输出端VON输出的第一输出信号的电压等于第一共模信号Vcm的电压；反之,差分放大器Al的第二输出端VOP输出的第二输出信号的电压小于第一输出端VON输出的第一输出信号的的电压时，第二输出端VOP输出的第二输出信号的电压等于第一共模信号Van的电压。
[0047]图3所示的共模反馈的差分放大电路中，所述差分放大器Al包括:输入级电路、增益级电路、输出级电路，其中，所述输入级电路包括如图4所示的共模电压选择电路，配置为设置第二共模信号Vqe和第三共模信号Vac中电压高的信号的电压与第一输入端VIP或第二输入端VIN的电压相等；所述共模电压选择电路可以由电流源Q2和MOS管构成，所述MOS管可以选用PMOS或NM0S，图4以PMOS为例，该共模电压选择电路由电流源Q2和第一 PMOS至第六PMOS Pl?P6构成，其中，电流源Q2的正极连接内部电源VDD，负极分别连接第一 PMOS P1、第三PMOS P3、第五PMOS P5的源极；第一 PMOS Pl和第二 PMOS P2的栅极分别为差分放大器Al的第一输入端VIP和第二输入端VIN ;第三PMOS P3的栅极连接第六PMOS P6的栅极,作为差分放大器Al的第二共模输入端VC2,用于接收第三共模信号Vac ;第四PMOS P4的栅极连接第五PMOS P5的栅极，作为差分放大器Al的第一共模输入端VC1，用于接收第二共模信号Vqe ;可以看出，电流源Q2的正极连接的是低压的内部电源VDD，而不是高压的功率电源PVDD，能够减小流经第一 PMOS至第六PMOSPl?P6的电流所产生的功耗。
[0048]这里，所述内部电源VDD —般用于提供差分放大器内部的工作电压，内部电源VDD提供的电压要远远低于功率电源PVDD提供的电压；所述功率电源PVDD —般用于提供输出驱动部分的电压。
[0049]图5为图3所示共模反馈的差分放大电路的工作仿真图，其中，最下面的波形图中实线I和第一虚线2分别表不第一输出端VON和第二输出端VOP输出的第一输出信号和第二输出信号的波形，从波形可以看出，第一输出信号和第二输出信号中电压较低的信号的电压为1.5V左右，为第一共模信号Vcm的电压；中间的波形图中第二虚线3和第三虚线4分别表不第一输入端VIP和第二输入端VIN的信号波形,可以看出，第一输入端VIP的信号与第二输入端VIN的信号为差分输入,幅度为1.5V左右；最上面的波形图为第一输出信号和第二输出信号的全周期仿真图，可以看出，本发明提供的共模反馈的差分放大电路的输出信号的波形为正弦波，总谐波失真(THD)较小。
[0050]基于上述共模反馈的差分放大电路，本发明实施例还提供一种共模反馈的差分放大方法，如图6所示，该方法包括:
[0051]步骤101:差分放大电路对第一共模信号进行分压，产生第二共模信号和第三共模信号；
[0052]具体的，对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器；
[0053]对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器。
[0054]步骤102:差分放大电路中的差分放大器在输入级接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；
[0055]所述设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等为:
[0056]在输入级电路设置共模电压选择电路，通过所述共模电压选择电路选择第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；所述共模电压选择电路可以由电流源和MOS管构成，例如:所述MOS管为PM0S，如图4所示，所述共模电压选择电路由电流源Q2和第一 PMOS至第六PMOS Pl?P6构成，其中，当差分放大器的第一共模输入端VCl接收的第二共模信号Vqe的电压高于差分放大器的第二共模输入端VC2接收的第三共模信号Vcm3的电压时，所述第二共模信号Vqe的电压等于第一输入端VIP和第二输入端VIN的电压；当差分放大器的第一共模输入端VCl接收的第二共模信号Vqe的电压低于差分放大器的第二共模输入端VC2接收的第三共模信号Vac的电压时，所述第三共模信号Vac的电压等于第一输入端VIP和第二输入端VIN的电压；这里，将电流源Q2的正极连接内部电源VDD即可，而不需要连接功率电源PVDD，因为内部电源VDD的电压要远远低于功率电源PVDD的电压，所以能够减小流经第一 PMOS至第六PMOS Pl?P6的电流所产生的功耗。
[0057]步骤103:差分放大电路根据负反馈原理控制自身的差分放大器输出最低电压等于第一共模信号的电压的输出信号。
[0058]本发明实施例还提供一种集成电路，该集成电路包括上述共模反馈的差分放大电路，如图2所示，包括:CMFB环路11、差分放大器12 ;其中，
[0059]所述CMFB环路11对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器12 ;所述差分放大器12在输入级接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，所述CMFB环路11根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的输出信号；
[0060]所述第一共模信号一般可以根据输入的差分信号获得；
[0061]所述第一输入信号与第二输入信号为差分信号；
[0062]其中，所述CMFB环路11包括:第一分压电路111、第二分压电路112、第一负反馈电路113、第二负反馈电路114，其中，
[0063]所述第一分压电路111对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器12 ；
[0064]所述第二分压电路112对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器12 ；
[0065]所述第一负反馈电路113根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的第一输出信号；这里，所述第一负反馈电路113采用与所述第一分压电路111相同分压比例的分压电路，使差分放大器12输出最低电压等于第一共模信号的电压的第一输出信号；
[0066]所述第二负反馈电路114根据负反馈原理控制差分放大器12输出最低电压等于第一共模信号的电压的第二输出信号；这里，所述第二负反馈电路114采用与所述第二分压电路112相同分压比例的分压电路,使差分放大器12输出最低电压等于第一共模信号的电压的第二输出信号；
[0067]所述差分放大器12包括:输入级电路121、增益级电路122、输出级电路123，其中，
[0068]所述输入级电路121接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；这里，所述输入级电路121包括共模电压选择电路，通过所述共模电压选择电路设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等；所述共模电压选择电路可以由电流源和MOS管构成，所述MOS管可以选用PMOS或NMOS ；
[0069]所述增益级电路122对第一输入信号和第二输入信号进行信号放大；
[0070]所述输出级电路123根据CMFB环路11的控制输出最低电压等于第一共模信号的电压的第一输出信号或第二输出信号。
[0071 ] 下面对本发明提供的共模反馈的差分放大电路的具体电路结构进行详细说明，如图3所示，该共模反馈的差分放大电路包括:由第一分压电阻Rl至第六分压电阻Rl?R6、第一反馈电阻Rfl和第二反馈电阻Rf2构成的CMFB环路，以及差分放大器Al ;其中，
[0072]CMFB环路中，第一分压电阻Rl —端连接第一共模信号Van,另一端连接第二分压电阻R2和差分放大器Al的第一共模输入端VCl ;第二分压电阻R2 —端连接第一输入信号vn，另一端连接第一分压电阻Rl和差分放大器Al的第一共模输入端VCl ;第三分压电阻R3一端连接第一共模信号Vcm，另一端连接第四分压电阻R4和差分放大器Al的第二共模输入端VC2 ;第四分压电阻R4—端连接第二输入信号V12，另一端连接第三分压电阻R3和差分放大器Al的第二共模输入端VC2 ;第五分压电阻R5—端连接第一输入信号V11,另一端连接第二反馈电阻Rfl和差分放大器Al的第一输入端VIP ;第六分压电阻R6 —端连接第二输入信号V12,另一端连接第二反馈电阻Rf2和差分放大器Al的第二输入端VIN ;第一反馈电阻Rfl 一端连接第五分压电阻R5和差分放大器Al的第一输入端VIP,另一端连接差分放大器Al的第一输出端VON ;第二反馈电阻Rf2 —端连接第六分压电阻R6和差分放大器Al的第二输入端VIN，另一端连接差分放大器Al的第二输出端V0P。
[0073]上述CMFB环路中，第一分压电路由第一分压电阻Rl和第二分压电阻R2构成，其中，第一分压电阻Rl和第二分压电阻R2连接的中点产生第二共模信号Vqe ;第二分压电路由第三分压电阻R3和第四分压电阻R4构成，其中，第三分压电阻R3和第四分压电阻R4连接的中点产生第三共模信号Vac ;第一负反馈电路由第一反馈电阻Rf I构成；第二负反馈电路由第二反馈电阻Rf2构成。
[0074]上述CMFB环路中，第一分压电阻Rl与第二分压电阻R2的阻值比例与第一反馈电阻Rfl与第五分压电阻R5的阻值比例相同；第三分压电阻R3与第四分压电阻R4的阻值比例与第二反馈电阻Rf2与第六分压电阻R6的阻值比例相同；所述第二分压电阻R2、第四分压电阻R4、第五分压电阻R5、第六分压电阻R6可以采用可调电阻或开关电容。
[0075]图3所示的共模反馈的差分放大电路在工作时，如果第一输入信号V11的电压大于第二输入信号V12,则第二共模信号Vqe的电压大于第三共模信号Vqc,差分放大器Al的第一输出端VON输出的第一输出信号的电压小于第二输出端VOP输出的第二输出信号,差分放大器Al在输入级设置第二共模信号Vatl2的电压等于第一输入端VIP和第二输入端VIN的电压，这样，由于第二共模信号Vqe的电压由第一分压电阻Rl和第二分压电阻R2分压得到，第一输入端VIP的电压由第一反馈电阻Rfl与第五分压电阻R5得到，且第一分压电阻Rl与第二分压电阻R2的阻值比例与第一反馈电阻Rfl与第五分压电阻R5的阻值比例相同，则第一输出端VON输出的第一输出信号的电压等于第一共模信号Vcm的电压；反之,差分放大器Al的第二输出端VOP输出的第二输出信号的电压小于第一输出端VON输出的第一输出信号的的电压时，第二输出端VOP输出的第二输出信号的电压等于第一共模信号Van的电压。
[0076]图3所示的共模反馈的差分放大电路中，所述差分放大器Al包括:输入级电路、增益级电路、输出级电路，其中，所述输入级电路包括如图4所示的共模电压选择电路，配置为设置第二共模信号Vqe和第三共模信号Vac中电压高的信号的电压与第一输入端VIP或第二输入端VIN的电压相等；所述共模电压选择电路可以由电流源Q2和MOS场效应管构成，所述MOS管可以选用PMOS或NM0S，图4以PMOS为例，该共模电压选择电路由电流源Q2和第一 PMOS至第六PMOS Pl?P6构成，其中，电流源Q2的正极连接内部电源VDD，负极分别连接第一 PMOS P1、第三PMOS P3、第五PMOS P5的源极；第一 PMOS Pl和第二 PMOS P2的栅极分别为差分放大器Al的第一输入端VIP和第二输入端VIN ;第三PMOS P3的栅极连接第六PMOS P6的栅极，作为差分放大器Al的第二共模输入端VC2，用于接收第三共模信号Vac ;第四PM0SP4的栅极连接第五PMOS P5的栅极，作为差分放大器Al的第一共模输入端VC1，用于接收第二共模信号Vqe;可以看出，电流源Q2的正极连接的是低压的内部电源VDD,而不是高压的功率电源PVDD，能够减小流经第一 PMOS至第六PMOS Pl?P6的电流所产生的功耗。
[0077]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【权利要求】
1.一种共模反馈的差分放大电路，其特征在于，该差分放大电路包括:共模反馈CMFB环路、差分放大器；其中， 所述CMFB环路，配置为对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器，并根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号； 所述差分放大器，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，根据CMFB环路的控制输出最低电压等于第一共模信号的电压的输出信号。
2.根据权利要求1所述的差分放大电路，其特征在于，所述CMFB环路，包括:第一分压电路、第二分压电路、第一负反馈电路、第二负反馈电路，其中， 所述第一分压电路，配置为对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器； 所述第二分压电路，配置为对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器； 所述第一负反馈电路，配置为根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的第一输出信号； 所述第二负反馈电路，配置为根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的第二输出信号。
3.根据权利要求1所述的差分放大电路，其特征在于，所述差分放大器，包括:输入级电路、增益级电路、输出级电路，其中， 所述输入级电路，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等； 所述增益级电路，配置为对第一输入信号和第二输入信号进行信号放大； 所述输出级电路，配置为根据CMFB环路的控制输出最低电压等于第一共模信号的电压的第一输出信号或第二输出信号。
4.根据权利要求1所述的差分放大电路，其特征在于，所述CMFB环路由第一分压电阻至第六分压电阻、第一反馈电阻和第二反馈电阻构成。
5.根据权利要求4所述的差分放大电路，其特征在于，所述第一分压电阻一端连接第一共模信号，另一端连接第二分压电阻和差分放大器的第一共模输入端；第二分压电阻一端连接第一输入信号，另一端连接第一分压电阻和差分放大器的第一共模输入端；第三分压电阻一端连接第一共模信号，另一端连接第四分压电阻和差分放大器的第二共模输入端；第四分压电阻一端连接第二输入信号，另一端连接第三分压电阻和差分放大器的第二共模输入端；第五分压电阻一端连接第一输入信号，另一端连接第二反馈电阻和差分放大器的第一输入端；第六分压电阻一端连接第二输入信号，另一端连接第二反馈电阻和差分放大器的第二输入端；第一反馈电阻一端连接第五分压电阻和差分放大器的第一输入端，另一端连接差分放大器的第一输出端；第二反馈电阻一端连接第六分压电阻和差分放大器的第二输入端，另一端连接差分放大器的第二输出端。
6.根据权利要求5所述的差分放大电路，其特征在于，所述第一分压电阻与所述第二分压电阻的阻值比例与所述第一反馈电阻与所述第五分压电阻的阻值比例相同； 所述第三分压电阻与所述第四分压电阻的阻值比例与所述第二反馈电阻与所述第六分压电阻的阻值比例相同。
7.根据权利要求6所述的差分放大电路，其特征在于，所述第二分压电阻、第四分压电阻、第五分压电阻、第六分压电阻为可调电阻或开关电容。
8.根据权利要求3所述的差分放大电路，其特征在于，所述输入级电路包括共模电压选择电路，所述共模电压选择电路由电流源和金属氧化物半导体(MOS)场效应管构成。
9.根据权利要求8所述的差分放大电路，其特征在于，所述MOS管选用PMOS时，所述共模电压选择电路由电流源和第一 PMOS至第六PMOS构成，其中，电流源的正极连接内部电源，负极分别连接第一 PMOS、第三PMOS、第五PMOS的源极；第一 PMOS和第二 PMOS的栅极分别为差分放大器的第一输入端和第二输入端；第三PMOS的栅极连接第六PMOS的栅极，作为差分放大器的第二共模输入端，用于接收第三共模信号；第四PMOS的栅极连接第五PMOS的栅极，作为差分放大器的第一共模输入端，用于接收第二共模信号。
10.一种共模反馈的差分放大方法，其特征在于，该方法包括: 差分放大电路对第一共模信号进行分压，产生第二共模信号和第三共模信号； 差分放大电路中的差分放大器在输入级接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等; 差分放大电路根据负反馈原理控制自身的差分放大器输出最低电压等于第一共模信号的电压的输出信号。
11.根据权利要求10所述的差分放大方法，其特征在于，所述差分放大电路对第一共模信号进行分压，产生第二共模信号和第三共模信号，为: 对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器； 对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器。
12.根据权利要求10所述的差分放大方法，其特征在于，所述设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等为: 在输入级电路设置共模电压选择电路，通过所述共模电压选择电路选择第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等。
13.一种集成电路，其特征在于，该集成电路包括共模反馈的差分放大电路，该差分放大电路包括:共模反馈CMFB环路、差分放大器；其中， 所述CMFB环路，配置为对第一共模信号分压产生第二共模信号和第三共模信号，输出第二共模信号和第三共模信号给差分放大器，并根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的输出信号； 所述差分放大器，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等，根据CMFB环路的控制输出最低电压等于第一共模信号的电压的输出信号。
14.根据权利要求13所述的集成电路，其特征在于，所述CMFB环路，包括:第一分压电路、第二分压电路、第一负反馈电路、第二负反馈电路，其中， 所述第一分压电路，配置为对第一输入信号与第一共模信号之间的电压进行分压产生第二共模信号，输出第二共模信号给差分放大器； 所述第二分压电路，配置为对第二输入信号与第一共模信号之间的电压进行分压产生第三共模信号，输出第三共模信号给差分放大器； 所述第一负反馈电路，配置为根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的第一输出信号； 所述第二负反馈电路，配置为根据负反馈原理控制差分放大器输出最低电压等于第一共模信号的电压的第二输出信号。
15.根据权利要求13所述的集成电路，其特征在于，所述差分放大器，包括:输入级电路、增益级电路、输出级电路，其中， 所述输入级电路，配置为接收第二共模信号和第三共模信号，并设置第二共模信号和第三共模信号中电压高的信号的电压与第一输入端或第二输入端的电压相等； 所述增益级电路，配置为对第一输入信号和第二输入信号进行信号放大； 所述输出级电路，配置为根据CMFB环路的控制输出最低电压等于第一共模信号的电压的第一输出信号或第二输出信号。
16.根据权利要求13所述的集成电路，其特征在于，所述CMFB环路由第一分压电阻至第六分压电阻、第一反馈电阻和第二反馈电阻构成。
17.根据权利要求16所述的集成电路，其特征在于，所述第一分压电阻一端连接第一共模信号，另一端连接第二分压电阻和差分放大器的第一共模输入端；第二分压电阻一端连接第一输入信号，另一端连接第一分压电阻和差分放大器的第一共模输入端；第三分压电阻一端连接第一共模信号，另一端连接第四分压电阻和差分放大器的第二共模输入端；第四分压电阻一端连接第二输入信号，另一端连接第三分压电阻和差分放大器的第二共模输入端；第五分压电阻一端连接第一输入信号，另一端连接第二反馈电阻和差分放大器的第一输入端；第六分压电阻一端连接第二输入信号，另一端连接第二反馈电阻和差分放大器的第二输入端；第一反馈电阻一端连接第五分压电阻和差分放大器的第一输入端，另一端连接差分放大器的第一输出端；第二反馈电阻一端连接第六分压电阻和差分放大器的第二输入端，另一端连接差分放大器的第二输出端。
18.根据权利要求17所述的集成电路，其特征在于，所述第一分压电阻与所述第二分压电阻的阻值比例与所述第一反馈电阻与所述第五分压电阻的阻值比例相同； 所述第三分压电阻与所述第四分压电阻的阻值比例与所述第二反馈电阻与所述第六分压电阻的阻值比例相同。
19.根据权利要求18所述的集成电路，其特征在于，所述第二分压电阻、第四分压电阻、第五分压电阻、第六分压电阻为可调电阻或开关电容。
20.根据权利要求15所述的集成电路，其特征在于，所述输入级电路包括共模电压选择电路，所述共模电压选择电路由电流源和金属氧化物半导体(MOS)场效应管构成。
21.根据权利要求20所述的集成电路，其特征在于，所述MOS管选用PMOS时，所述共模电压选择电路由电流源和第一 PMOS至第六PMOS构成，其中，电流源的正极连接内部电源，负极分别连接第一 PM0S、第三PM0S、第五PMOS的源极；第一 PMOS和第二 PMOS的栅极分别为差分放大器的第一输入端和第二输入端；第三PMOS的栅极连接第六PMOS的栅极，作为差分放大器的第二共模输入端，用于接收第三共模信号；第四PMOS的栅极连接第五PMOS的栅极，作为差分放大器的第一共模输入端，用于接收第二共模信号。
【文档编号】H03F3/45GK104348431SQ201310335404
【公开日】2015年2月11日 申请日期:2013年7月31日 优先权日:2013年7月31日
【发明者】黄雷 申请人:快捷半导体(苏州)有限公司