一种跨电压域的电平转移电路的制作方法
一种跨电压域的电平转移电路的制作方法
【专利摘要】本发明公开了一种跨电压域的电平转移电路，属于电子电路【技术领域】。通过增加了2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致输出信号的状态发生翻转；通过引入控制信号和逻辑门模块，能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定，提高了电平转移的稳定可靠性。
【专利说明】一种跨电压域的电平转移电路
【技术领域】
[0001]本发明属于电子电路领域，尤其涉及一种跨电压域的电平转移电路。
【背景技术】
[0002]在混合信号设计中，一个常见的问题就是如何处理数字信号域和模拟信号域间的信号传递。这之所以成为一个问题，关键在于数字信号域和模拟信号域通常连接到不同的电源电压源，所以首先需要处理的就是不同电压域间信号传递时的电平转移问题。以数字信号域--> 模拟信号域为例，传统的电平转移电路如下图1所示，图1中VDDD表示数字信号域的供电电源电压信号，VDDA表示模拟信号域的供电电源电压信号，数字信号域的输入信号INPUT经由该电平转移电路后信号摆幅发生改变，将转换成为模拟信号域的信号OUTPUT作为输出。该电平转移电路有一个明显的问题是当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDDD时，图1中的2只NMOS晶体管丽I和丽2的栅极就会因为失去偏置电压而处于关断状态；此时，模拟信号域的供电电压VDDA仍然存在，假定VDDD关闭过程中输出信号OUTPUT的 状态不会发生变化，但由于丽I和丽2处于关断状态，故晶体管MPl和MP2的漏端到地都处于高阻状态。由于晶体管都存在关断漏电流，且此电流随温度升高而迅速增加，所以一旦MPUMNl支路和MP2、MN2支路间出现某种扰动失去原有偏置的平衡状态就会出现丽I和MP1，以及丽2和MP2之间连接节点可能存在的浮空状态电压，从而导致该电路输出信号OUTPUT的状态发生翻转。同理，当信号从模拟信号域一> 数字信号域时也存在同样的问题。即当信号输入端的供电电源被关断时，会导致输出信号OUTPUT的状态发生翻转。此外，当信号输入端的供电电源重新上电时，电平转移电路输出端信号可靠性也会变差。
【发明内容】
[0003]有鉴于此，本发明要解决的技术问题是提供一种更为可靠的跨电压域信号传送和保持的电平转移电路，以解决电压信号在跨数字域和模拟域传输过程中，一旦遇到发送端所在域电压的供电电源被关断出现电压浮空节点导致输出信号OUTPUT的状态发生翻转，以及发送端所在域电压重新上电时会出现电平转移电路输出端信号可靠性变差的问题。
[0004]本发明解决上述技术问题所采用的技术方案如下:
[0005]本发明提供的一种跨电压域的电平转移电路包括:反相器INV1、2个N型晶体管MNl和MN2、2个P型晶体管MPl和MP2，其中:
[0006]反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管丽I的栅端；
[0007]N型晶体管丽1，栅端接反相器INVl的输出端，漏端接P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地；
[0008]N型晶体管丽2，栅端接输入信号INPUT，漏端接P型晶体管MPI的栅端和P型晶体管MP2漏端，接地端接地；[0009]P型晶体管MPl，源端接输出电压域的供电电源、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ；
[0010]P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端；
[0011]该电路还包括2个N型晶体管丽3和MN4，其中:
[0012]N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地；
[0013]N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地。
[0014]优选地，该电路还包括:逻辑门模块，输入端连接输出信号OUTPUT和控制信号INI_D0NE，输出端输出最终输出信号OUT。
[0015]优选地，逻辑门模块为与逻辑门。
[0016]优选地，与逻辑门之后还串联一个反相器。
[0017]优选地，所述控制信号INI_D0NE为输入端信号产生模块初始化完成的标识。
[0018]优选地，，所述控制信号INI_D0NE为输入端供电电源成功建立的标识。
[0019]本发明实施例的跨电压域的电平转移电路，通过增加了 2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致的输出信号OUTPUT的状态发生翻转；通过引入控制信号和一个逻辑门模块，能够可靠的实现当输入端信号供电电源被关断并再次重新启动时跨电压域的信号传送和锁定，更提高了电平转移的稳定可靠性。
【专利附图】
【附图说明】
[0020]图1为本发明相关技术提供的一种的电平转移电路的结构图。
[0021]图2为本发明实施例一提供的一种跨电压域的电平转移电路的结构图。
[0022]图3为本发明实施例一提供的一种数字域电源电压从关断到再次完成上电初始化的信号时序图。
[0023]图4为本发明优选实施例二提供的另一种跨电压域的电平转移电路的结构图。
[0024]图5为本发明优选实施例三提供的又一种跨电压域的电平转移电路的结构图。
[0025]图6为本发明优选实施例二和三中输入端电源电压从关断到再次完成上电初始化的信号时序图。
【具体实施方式】
[0026]为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0027]为了便于理解和描述，后面的实施例中按如下约定进行:电平转移电路的输入信号INPUT位于数字信号域，其供电电源电压为VDDD ;电平转移电路的输出信号OUT以及中间电路输出信号OUTPUT均位于模拟信号域，其供电电源电压为VDDA。输入信号INPUT穿越不同信号域时遇到VDDD先关断，然后再次启动上电的情况，且此过程中VDDA —直保持稳定。
[0028]实施例一
[0029]如图2为所示本发明实施例提供的一种跨电压域的电平转移电路的结构图，该电路包括:反相器INV1、4个N型晶体管丽1、丽2、丽3和MN4、2个P型晶体管MPl和MP2，其中:
[0030]反相器INVl，输入端接输入信号INPUT，电源端接数字域的供电电源电压VDDD，接地端接地，输出端接N型晶体管丽I的栅端；
[0031 ] N型晶体管丽I，栅端接反相器INVl的输出端，漏端接N型晶体管丽3的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地；
[0032]N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地；
[0033]N型晶体管丽2，栅端接输入信号INPUT，漏端接N型晶体管丽3的栅端、N型晶体管MN4的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地；
[0034]N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地；
[0035]P型晶体管MPl，源端接模拟域的供电电源电压VDDA、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ；
[0036]P型晶体管MP2，源端接模拟域的供电电源电压VDDA、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端。
[0037]本实施例提供的跨电压域的电平转移电路，相对于图1的电平转移电路来说，增加了 2个NMOS晶体管MN3和MN4。由于MN3和MN4构成相互耦合的正反馈结构，当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDDD时，NMOS晶体管丽I和丽2的栅极就会因为失去偏置电压而处于关断状态；但此时MN3和MN4中必定有一只晶体管处于线性导通状态，所以晶体管MP1、MP2、MN1和MN2都处于确定的稳定偏置状态，从而避免了电平转移电路中出现电压浮空节点，更加稳定可靠。
[0038]实施例二
[0039]在应用系统中一种常见的情形是模拟域电源电压不会关断，但出于节省功耗的目的数字域电源电压会暂时关断。然后在外部中断的唤醒下，数字域电源电压重新启动，并在其稳定建立后对其供电模块进行初始化，重新设定各输出信号电平。如图3所示为实施例一提供的一种数字域电源电压从关断到再次完成上电初始化相关时序图，图中:
[0040]VDDA为模拟信号域的供电电源电压，在图示的整个时序过程中其一直保持稳定状态；VDDD为数字信号域的供电电源电压。
[0041]在tl时刻，信号“数字域电源电压关断信号”由低电平变高电平，关断使能有效，所以VDDD开始下降，并在时刻t2下降到地电平。
[0042]t3时刻，信号“数字域电源电压唤醒中断信号”由低电平跳变为高电平，即唤醒使能有效，在清除掉“数字域电源电压关断信号”高电平状态之后，VDDD开始从地电平上升，并在时刻t4上升到tl时刻的电平水平。
[0043]t4时刻后电路开始进行数字域部分的初始化动作，并于t5时刻完成该初始化，那么信号“数字域电源电压唤醒中断信号”随即被清除掉高电平使能有效状态，跳变为低电平
并一直保持。
[0044]当数字域电源电压VDDD被关断后，直到再次启动上电之前，图2所示的电平转移电路中的丽1、丽2、丽3和MN4的状态不会发生改变，所以其模拟信号域的输出信号OUTPUT也是可靠的。但当考虑VDDD再次上电建立过程时，就有可能发生不可预知的结果。其原因在于，VDDD逐步建立时必定有一段时间在晶体管MNl和MN2的栅极会同时出现一个晶体管阈值相当的电压脉冲，即MNl和MN2有可能同时被导通。一旦这种情况出现，那么截至到数字域部分上电初始化完成之前的这段时间内电路输出信号OUTPUT就变得不可靠了，如图3中网状部分所示。一般而言，VDDD上电建立速度越慢，这种问题也就越严重。
[0045]为此，本发明实施例在实施例一的基础之上，对图2所示改进结构的电平转移电路进一步提出了跨电压域信号传送和保持方案。请参阅图4，在图2的输出端连接一个逻辑门模块，该逻辑门模块的输入端连接输出信号OUTPUT和一个控制信号INI_D0NE，输出端输出最终输出信号OUT。其中，该逻辑门模块通过与门AND来实现，控制信号INI_D0NE可以是输入端信号产生模块初始化完成的标识，也可以是输入端供电电源成功建立的标识，还可以是电平转移电路输入端信号存在与否或有效与否完全无关的电路产生的信号。使得在图3中t3时刻之前以及t5时刻之后的所有时间内，输出OUT信号都是对内部输出信号OUTPUT进行完全复制；t3时刻到t5时刻间，能根据控制信号INI_D0NE的状态完成对电平转移电路最终输出信号OUT的安全锁定。
[0046]本实施例中，输入信号INPUT连接的反相器提供输入信号的反相信号，并连接到晶体管丽I的栅极，晶体管丽1、丽2、MP1和MP2构成的支路完成输入信号的电平转移，晶体管丽3和MN4连接成相互耦合的正反馈结构以消除当VDDD被关断时丽I和MP1，以及丽2和MP2之间连接节点可能存在的浮空状态，从而确保电路输出稳定。丽I和MPl漏端相连的节点OUTPUT和控制信号INI_D0NE连接到与逻辑门AND，该逻辑门的输出就是本发明实施例中电平转移电路的输出信号OUT。
[0047]实施例三
[0048]如图5为本发明优选实施例提供的另一种跨电压域的电平转移电路的结构图。
[0049]图5和图4的主要区别在于是否在逻辑门模块中的与门AND之后串联一个反相器INV2，实际上二者应用的设计思想完全相同，只是适用于不同情形而已。具体而言，如果在前述约定下信号穿越电压域过程中要求OUT保持低电平，则应使用图4电路结构；反之，应使用图5中所示电路结构。
[0050]显然，图4和图5是以与逻辑门为例来说明的，但并不限于与逻辑门，使用或逻辑门或者其他更复杂的逻辑电路也是适用的，只要能实现在图3中t3时刻之前以及t5时刻之后的所有时间内，输出都对内部输出信号OUTPUT进行完全复制；t3时刻到t5时刻间，能根据控制信号INI_D0NE的状态完成对电平转移电路最终输出信号OUT的安全锁定即可。
[0051]如图6为本发明优选实施例二和三中输入端电源电压从关断到再次完成上电初始化的信号时序图，其具体功能实现过程可分3个阶段如下:[0052]阶段1:VDDD从稳定状态到被关断下降为O电平。
[0053]根据之前对图2中电平转移电路的说明可以发现，此过程中电路的输入信号INPUT和输出信号OUT将会一直保持一致，且处于稳定状态。
[0054]阶段2 =VDDD再次被启动并重新上电升高到稳定电平，并且由VDDD供电的模块进行上电初始化。
[0055]在此过程中，VDDD逐步建立时必定有一段时间在晶体管MNl和MN2的栅极会同时出现一个晶体管阈值相当的电压脉冲，即丽I和丽2有可能同时被导通，从而导致电平转移电路的内部节点信号OUTPUT发生变化。但是根据图6中的操作时序可知，此时由于信号INI_D0NE的锁定作用，电平转移电路的输出节点信号OUT并不会变化，仍处于稳定状态。
[0056]一旦VDDD供电的模块开始上电初始化，那么数字信号域的输入INPUT就可能被重新设定电平，而此时由于INI_D0NE并未被释放，所以电路的输出信号OUT仍将保持不变。
[0057]阶段3:由VDDD供电的模块上电初始化完成，进入稳定工作状态。
[0058]此时，控制信号INI_D0NE被释放，数字域信号INPUT在阶段2被重新设定的电平可以确定的被复制到电路输出端OUT节点。
[0059]当然，时序并不仅限于图6所示，这里仅仅是一种举例说明，但纵观3个阶段可以发现，即使在遇到信号发送端供电电源不稳定的情况下，本发明实施例的电平转移电路可以安全的实现跨电压域的信号传送和锁定。
[0060]需要强调地是，上述实施例的描述仅在以信号从数字电压域传送到模拟电压域为例来说明的，但本发明实施例适用于所有跨电压域传输信号的情况。针对信号从模拟电压域传送到数字电压域，从电路结构上来看也是一样的，只需要将图2、图4和图5中的VDDA和VDDD的角色互换即可，且INI_D0NE的产生域也随之变换到模拟域。
[0061]本发明实施例的跨电压域的电平转移电路，通过增加了 2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致的输出信号OUTPUT的状态发生翻转；通过引入控制信号和一个逻辑门模块，能够可靠的实现当输入端信号供电电源被关断并再次重新启动时跨电压域的信号传送和锁定，提高了电平转移的稳定可靠性。
[0062]以上参照【专利附图】
【附图说明】了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。
【权利要求】
1.一种跨电压域的电平转移电路，该电路包括:反相器INV1、2个N型晶体管丽I和丽2、2个P型晶体管MPl和MP2，其中: 反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管丽I的栅端； N型晶体管丽1，栅端接反相器INVl的输出端，漏端接P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地； N型晶体管丽2，栅端接输入信号INPUT，漏端接P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地； P型晶体管MPl，源端接输出电压域的供电电源、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ； P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端； 其特征在于，该电路还包括2个N型晶体管丽3和MN4，其中: N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPI的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地； N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地。
2.根据权利要求1所述的电平转移电路，其特征在于，还包括: 逻辑门模块，输入端连接输出信号OUTPUT和控制信号INI_D0NE，输出端输出最终输出信号OUT。
3.根据权利要求2所述的电平转移电路，其特征在于，所述逻辑门模块为与逻辑门。
4.根据权利要求3所述的电平转移电路，其特征在于，所述与逻辑门之后还串联一个反相器。
5.根据权利要求2所述的电平转移电路，其特征在于，所述控制信号INI_D0NE为输入端信号产生模块初始化完成的标识。
6.根据权利要求2所述的电平转移电路，其特征在于，所述控制信号INI_D0NE为输入端供电电源成功建立的标识。
【文档编号】H03K19/0175GK103427824SQ201310370146
【公开日】2013年12月4日 申请日期:2013年8月22日 优先权日:2013年8月22日
【发明者】陈松涛, 詹昶, 皮涛 申请人:深圳市汇顶科技股份有限公司
【专利摘要】本发明公开了一种跨电压域的电平转移电路，属于电子电路【技术领域】。通过增加了2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致输出信号的状态发生翻转；通过引入控制信号和逻辑门模块，能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定，提高了电平转移的稳定可靠性。
【专利说明】一种跨电压域的电平转移电路
【技术领域】
[0001]本发明属于电子电路领域，尤其涉及一种跨电压域的电平转移电路。
【背景技术】
[0002]在混合信号设计中，一个常见的问题就是如何处理数字信号域和模拟信号域间的信号传递。这之所以成为一个问题，关键在于数字信号域和模拟信号域通常连接到不同的电源电压源，所以首先需要处理的就是不同电压域间信号传递时的电平转移问题。以数字信号域--> 模拟信号域为例，传统的电平转移电路如下图1所示，图1中VDDD表示数字信号域的供电电源电压信号，VDDA表示模拟信号域的供电电源电压信号，数字信号域的输入信号INPUT经由该电平转移电路后信号摆幅发生改变，将转换成为模拟信号域的信号OUTPUT作为输出。该电平转移电路有一个明显的问题是当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDDD时，图1中的2只NMOS晶体管丽I和丽2的栅极就会因为失去偏置电压而处于关断状态；此时，模拟信号域的供电电压VDDA仍然存在，假定VDDD关闭过程中输出信号OUTPUT的 状态不会发生变化，但由于丽I和丽2处于关断状态，故晶体管MPl和MP2的漏端到地都处于高阻状态。由于晶体管都存在关断漏电流，且此电流随温度升高而迅速增加，所以一旦MPUMNl支路和MP2、MN2支路间出现某种扰动失去原有偏置的平衡状态就会出现丽I和MP1，以及丽2和MP2之间连接节点可能存在的浮空状态电压，从而导致该电路输出信号OUTPUT的状态发生翻转。同理，当信号从模拟信号域一> 数字信号域时也存在同样的问题。即当信号输入端的供电电源被关断时，会导致输出信号OUTPUT的状态发生翻转。此外，当信号输入端的供电电源重新上电时，电平转移电路输出端信号可靠性也会变差。
【发明内容】
[0003]有鉴于此，本发明要解决的技术问题是提供一种更为可靠的跨电压域信号传送和保持的电平转移电路，以解决电压信号在跨数字域和模拟域传输过程中，一旦遇到发送端所在域电压的供电电源被关断出现电压浮空节点导致输出信号OUTPUT的状态发生翻转，以及发送端所在域电压重新上电时会出现电平转移电路输出端信号可靠性变差的问题。
[0004]本发明解决上述技术问题所采用的技术方案如下:
[0005]本发明提供的一种跨电压域的电平转移电路包括:反相器INV1、2个N型晶体管MNl和MN2、2个P型晶体管MPl和MP2，其中:
[0006]反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管丽I的栅端；
[0007]N型晶体管丽1，栅端接反相器INVl的输出端，漏端接P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地；
[0008]N型晶体管丽2，栅端接输入信号INPUT，漏端接P型晶体管MPI的栅端和P型晶体管MP2漏端，接地端接地；[0009]P型晶体管MPl，源端接输出电压域的供电电源、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ；
[0010]P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端；
[0011]该电路还包括2个N型晶体管丽3和MN4，其中:
[0012]N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地；
[0013]N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地。
[0014]优选地，该电路还包括:逻辑门模块，输入端连接输出信号OUTPUT和控制信号INI_D0NE，输出端输出最终输出信号OUT。
[0015]优选地，逻辑门模块为与逻辑门。
[0016]优选地，与逻辑门之后还串联一个反相器。
[0017]优选地，所述控制信号INI_D0NE为输入端信号产生模块初始化完成的标识。
[0018]优选地，，所述控制信号INI_D0NE为输入端供电电源成功建立的标识。
[0019]本发明实施例的跨电压域的电平转移电路，通过增加了 2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致的输出信号OUTPUT的状态发生翻转；通过引入控制信号和一个逻辑门模块，能够可靠的实现当输入端信号供电电源被关断并再次重新启动时跨电压域的信号传送和锁定，更提高了电平转移的稳定可靠性。
【专利附图】
【附图说明】
[0020]图1为本发明相关技术提供的一种的电平转移电路的结构图。
[0021]图2为本发明实施例一提供的一种跨电压域的电平转移电路的结构图。
[0022]图3为本发明实施例一提供的一种数字域电源电压从关断到再次完成上电初始化的信号时序图。
[0023]图4为本发明优选实施例二提供的另一种跨电压域的电平转移电路的结构图。
[0024]图5为本发明优选实施例三提供的又一种跨电压域的电平转移电路的结构图。
[0025]图6为本发明优选实施例二和三中输入端电源电压从关断到再次完成上电初始化的信号时序图。
【具体实施方式】
[0026]为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0027]为了便于理解和描述，后面的实施例中按如下约定进行:电平转移电路的输入信号INPUT位于数字信号域，其供电电源电压为VDDD ;电平转移电路的输出信号OUT以及中间电路输出信号OUTPUT均位于模拟信号域，其供电电源电压为VDDA。输入信号INPUT穿越不同信号域时遇到VDDD先关断，然后再次启动上电的情况，且此过程中VDDA —直保持稳定。
[0028]实施例一
[0029]如图2为所示本发明实施例提供的一种跨电压域的电平转移电路的结构图，该电路包括:反相器INV1、4个N型晶体管丽1、丽2、丽3和MN4、2个P型晶体管MPl和MP2，其中:
[0030]反相器INVl，输入端接输入信号INPUT，电源端接数字域的供电电源电压VDDD，接地端接地，输出端接N型晶体管丽I的栅端；
[0031 ] N型晶体管丽I，栅端接反相器INVl的输出端，漏端接N型晶体管丽3的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地；
[0032]N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPl的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地；
[0033]N型晶体管丽2，栅端接输入信号INPUT，漏端接N型晶体管丽3的栅端、N型晶体管MN4的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地；
[0034]N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地；
[0035]P型晶体管MPl，源端接模拟域的供电电源电压VDDA、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ；
[0036]P型晶体管MP2，源端接模拟域的供电电源电压VDDA、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端。
[0037]本实施例提供的跨电压域的电平转移电路，相对于图1的电平转移电路来说，增加了 2个NMOS晶体管MN3和MN4。由于MN3和MN4构成相互耦合的正反馈结构，当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDDD时，NMOS晶体管丽I和丽2的栅极就会因为失去偏置电压而处于关断状态；但此时MN3和MN4中必定有一只晶体管处于线性导通状态，所以晶体管MP1、MP2、MN1和MN2都处于确定的稳定偏置状态，从而避免了电平转移电路中出现电压浮空节点，更加稳定可靠。
[0038]实施例二
[0039]在应用系统中一种常见的情形是模拟域电源电压不会关断，但出于节省功耗的目的数字域电源电压会暂时关断。然后在外部中断的唤醒下，数字域电源电压重新启动，并在其稳定建立后对其供电模块进行初始化，重新设定各输出信号电平。如图3所示为实施例一提供的一种数字域电源电压从关断到再次完成上电初始化相关时序图，图中:
[0040]VDDA为模拟信号域的供电电源电压，在图示的整个时序过程中其一直保持稳定状态；VDDD为数字信号域的供电电源电压。
[0041]在tl时刻，信号“数字域电源电压关断信号”由低电平变高电平，关断使能有效，所以VDDD开始下降，并在时刻t2下降到地电平。
[0042]t3时刻，信号“数字域电源电压唤醒中断信号”由低电平跳变为高电平，即唤醒使能有效，在清除掉“数字域电源电压关断信号”高电平状态之后，VDDD开始从地电平上升，并在时刻t4上升到tl时刻的电平水平。
[0043]t4时刻后电路开始进行数字域部分的初始化动作，并于t5时刻完成该初始化，那么信号“数字域电源电压唤醒中断信号”随即被清除掉高电平使能有效状态，跳变为低电平
并一直保持。
[0044]当数字域电源电压VDDD被关断后，直到再次启动上电之前，图2所示的电平转移电路中的丽1、丽2、丽3和MN4的状态不会发生改变，所以其模拟信号域的输出信号OUTPUT也是可靠的。但当考虑VDDD再次上电建立过程时，就有可能发生不可预知的结果。其原因在于，VDDD逐步建立时必定有一段时间在晶体管MNl和MN2的栅极会同时出现一个晶体管阈值相当的电压脉冲，即MNl和MN2有可能同时被导通。一旦这种情况出现，那么截至到数字域部分上电初始化完成之前的这段时间内电路输出信号OUTPUT就变得不可靠了，如图3中网状部分所示。一般而言，VDDD上电建立速度越慢，这种问题也就越严重。
[0045]为此，本发明实施例在实施例一的基础之上，对图2所示改进结构的电平转移电路进一步提出了跨电压域信号传送和保持方案。请参阅图4，在图2的输出端连接一个逻辑门模块，该逻辑门模块的输入端连接输出信号OUTPUT和一个控制信号INI_D0NE，输出端输出最终输出信号OUT。其中，该逻辑门模块通过与门AND来实现，控制信号INI_D0NE可以是输入端信号产生模块初始化完成的标识，也可以是输入端供电电源成功建立的标识，还可以是电平转移电路输入端信号存在与否或有效与否完全无关的电路产生的信号。使得在图3中t3时刻之前以及t5时刻之后的所有时间内，输出OUT信号都是对内部输出信号OUTPUT进行完全复制；t3时刻到t5时刻间，能根据控制信号INI_D0NE的状态完成对电平转移电路最终输出信号OUT的安全锁定。
[0046]本实施例中，输入信号INPUT连接的反相器提供输入信号的反相信号，并连接到晶体管丽I的栅极，晶体管丽1、丽2、MP1和MP2构成的支路完成输入信号的电平转移，晶体管丽3和MN4连接成相互耦合的正反馈结构以消除当VDDD被关断时丽I和MP1，以及丽2和MP2之间连接节点可能存在的浮空状态，从而确保电路输出稳定。丽I和MPl漏端相连的节点OUTPUT和控制信号INI_D0NE连接到与逻辑门AND，该逻辑门的输出就是本发明实施例中电平转移电路的输出信号OUT。
[0047]实施例三
[0048]如图5为本发明优选实施例提供的另一种跨电压域的电平转移电路的结构图。
[0049]图5和图4的主要区别在于是否在逻辑门模块中的与门AND之后串联一个反相器INV2，实际上二者应用的设计思想完全相同，只是适用于不同情形而已。具体而言，如果在前述约定下信号穿越电压域过程中要求OUT保持低电平，则应使用图4电路结构；反之，应使用图5中所示电路结构。
[0050]显然，图4和图5是以与逻辑门为例来说明的，但并不限于与逻辑门，使用或逻辑门或者其他更复杂的逻辑电路也是适用的，只要能实现在图3中t3时刻之前以及t5时刻之后的所有时间内，输出都对内部输出信号OUTPUT进行完全复制；t3时刻到t5时刻间，能根据控制信号INI_D0NE的状态完成对电平转移电路最终输出信号OUT的安全锁定即可。
[0051]如图6为本发明优选实施例二和三中输入端电源电压从关断到再次完成上电初始化的信号时序图，其具体功能实现过程可分3个阶段如下:[0052]阶段1:VDDD从稳定状态到被关断下降为O电平。
[0053]根据之前对图2中电平转移电路的说明可以发现，此过程中电路的输入信号INPUT和输出信号OUT将会一直保持一致，且处于稳定状态。
[0054]阶段2 =VDDD再次被启动并重新上电升高到稳定电平，并且由VDDD供电的模块进行上电初始化。
[0055]在此过程中，VDDD逐步建立时必定有一段时间在晶体管MNl和MN2的栅极会同时出现一个晶体管阈值相当的电压脉冲，即丽I和丽2有可能同时被导通，从而导致电平转移电路的内部节点信号OUTPUT发生变化。但是根据图6中的操作时序可知，此时由于信号INI_D0NE的锁定作用，电平转移电路的输出节点信号OUT并不会变化，仍处于稳定状态。
[0056]一旦VDDD供电的模块开始上电初始化，那么数字信号域的输入INPUT就可能被重新设定电平，而此时由于INI_D0NE并未被释放，所以电路的输出信号OUT仍将保持不变。
[0057]阶段3:由VDDD供电的模块上电初始化完成，进入稳定工作状态。
[0058]此时，控制信号INI_D0NE被释放，数字域信号INPUT在阶段2被重新设定的电平可以确定的被复制到电路输出端OUT节点。
[0059]当然，时序并不仅限于图6所示，这里仅仅是一种举例说明，但纵观3个阶段可以发现，即使在遇到信号发送端供电电源不稳定的情况下，本发明实施例的电平转移电路可以安全的实现跨电压域的信号传送和锁定。
[0060]需要强调地是，上述实施例的描述仅在以信号从数字电压域传送到模拟电压域为例来说明的，但本发明实施例适用于所有跨电压域传输信号的情况。针对信号从模拟电压域传送到数字电压域，从电路结构上来看也是一样的，只需要将图2、图4和图5中的VDDA和VDDD的角色互换即可，且INI_D0NE的产生域也随之变换到模拟域。
[0061]本发明实施例的跨电压域的电平转移电路，通过增加了 2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致的输出信号OUTPUT的状态发生翻转；通过引入控制信号和一个逻辑门模块，能够可靠的实现当输入端信号供电电源被关断并再次重新启动时跨电压域的信号传送和锁定，提高了电平转移的稳定可靠性。
[0062]以上参照【专利附图】
【附图说明】了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。
【权利要求】
1.一种跨电压域的电平转移电路，该电路包括:反相器INV1、2个N型晶体管丽I和丽2、2个P型晶体管MPl和MP2，其中: 反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管丽I的栅端； N型晶体管丽1，栅端接反相器INVl的输出端，漏端接P型晶体管MPl的漏端以及P型晶体管MP2的栅端，接地端接地； N型晶体管丽2，栅端接输入信号INPUT，漏端接P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地； P型晶体管MPl，源端接输出电压域的供电电源、栅端接N型晶体管丽2的漏端，漏端接输出信号OUTPUT ； P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT，漏端N型晶体管丽2的漏端； 其特征在于，该电路还包括2个N型晶体管丽3和MN4，其中: N型晶体管丽3，漏端接N型晶体管丽I的漏端、N型晶体管MN4的栅端、P型晶体管MPI的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管丽2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MPl的栅端，接地端接地； N型晶体管MN4，栅端接N型晶体管丽I和N型晶体管丽3的漏端，漏端接N型晶体管丽3的栅端、N型晶体管丽2的漏端以及P型晶体管MPl的栅端和P型晶体管MP2漏端，接地端接地。
2.根据权利要求1所述的电平转移电路，其特征在于，还包括: 逻辑门模块，输入端连接输出信号OUTPUT和控制信号INI_D0NE，输出端输出最终输出信号OUT。
3.根据权利要求2所述的电平转移电路，其特征在于，所述逻辑门模块为与逻辑门。
4.根据权利要求3所述的电平转移电路，其特征在于，所述与逻辑门之后还串联一个反相器。
5.根据权利要求2所述的电平转移电路，其特征在于，所述控制信号INI_D0NE为输入端信号产生模块初始化完成的标识。
6.根据权利要求2所述的电平转移电路，其特征在于，所述控制信号INI_D0NE为输入端供电电源成功建立的标识。
【文档编号】H03K19/0175GK103427824SQ201310370146
【公开日】2013年12月4日 申请日期:2013年8月22日 优先权日:2013年8月22日
【发明者】陈松涛, 詹昶, 皮涛 申请人:深圳市汇顶科技股份有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1