一种比较器电容平均电路的制作方法
【专利摘要】本发明公开了一种比较器电容平均电路，由第一比较器、第二比较器和第三比较器构成，所述第二比较器上的第一级p端输出分别与第一比较器和第三比较器上的第二级p端输入连接，第二比较器上的第二级p端输入分别与第一比较器和第三比较器上的第一级p端输出连接；第二比较器上的第一级n端输出分别与第一比较器和第三比较器上的第二级n端输入连接，第二比较器上第二级n端输入分别与第一比较器和第三比较器上的第一级n端输出连接。该电路采用电容来平均，不会对比较器的放大级的直流偏置产生干扰，平均的强度和分布，可以通过调节本层比较器上的电容和分别接到上层、下层的电容的大小来实现，从整体上降低热噪声的影响。
【专利说明】—种比较器电容平均电路
【技术领域】
[0001 ] 本发明涉及一种平均电路，尤其涉及一种比较器电容平均电路。
【背景技术】
[0002]模数转换电路是指对模拟信号根据参考电压进行比较和量化的电路，其中，核心器件为比较器电路。
[0003]所述比较器电路是指对输入信号电压和参考电压进行比较的电路，输出为高，表明输入信号高于参考电压。反之亦然。主要的考虑指标为输入直流漂移，输入噪声，带宽等。输入直流漂移，输入噪声决定了量化的精度，和参考电压一起决定了模数转换的位数，如8位模数转换。比较器的带宽决定了模数转换的速度。所述输入直流漂移是在CMOS器件中主要指的是输入的阈值电压，由于各种物理因素，造成的两个不同的CMOS器件中指的是输入的阈值电压不同。当然在三极管和其他工艺，电流放大倍数的不同等其他因素也造成输入直流漂移。而输入噪声是在CMOS器件中指的主要是器件的热噪声和闪烁噪声。
[0004]为了降低热噪声以及输入直流漂移的影响，人们设计了闪速模数转换，其内部的比较器电路如附图1所示，由多个比较器构成比较器阵列，为了减小最后一级门闩电路的输入直流漂移和输入噪声，主要采用多级结构，在保证带宽的条件下，将输入差分信号逐步放大；图1中采用两级prel和pre2放大,但是放大电路本身就有自有噪声和输入直流漂移；为了减小放大电路的输入直流漂移，一般采用输出自动归零，或者输入自动归零；输出自动归零的误差和放大电路的增益关联比较小，一般在高速比较器中采用比较多，或者输入自动归零需要大的放大电路增益，一般在低速比较器中使用比较多。
[0005]在自动归零时，输出的经过放大的自有输入直流漂移将被存储在电容；在正常工作时，电容两端的电压差自动的将和输入直流漂移带来的误差减去，从而实现无输入直流漂移的放大的效果。
[0006]图1中对放大级prel采用了这个技术，当然也可以对pre2采用这个技术。但采用该技术会影响带宽和比较器面积，是否采用，采用多少级，由设计的要求决定。
[0007]上述技术对放大器的低速的闪烁噪声，同样起到类似于输入直流漂移的效果。但对于高频的热噪声，特别是采样频率奇数倍的噪声，往往不能起到抑制，甚至起到放大作用。
【发明内容】
[0008]本发明所要解决的技术问题是，提供一种能够降低热噪声影响以及实现无输入直流漂移的比较器电容平均电路。
[0009]为了解决上述技术问题，本发明是通过以下技术方案实现的:一种比较器电容平均电路，由第一比较器、第二比较器和第三比较器构成，每个比较器均由第一放大级Prel、第二放大级Pre2和门闩电路Latch串联而成，所述第一放大级Prel上设置有第一级ρ端输出和第一级η端输出，所述第一级ρ端输出和第一级η端输出分别与设置在第二放大级Pre2上的第二级p端输入和第二级n端输入连接,且第一级p端输出与第二级p端输入以及第一级n端输出与第二级n端输入之间各串联有一电容，所述第二比较器上的第一级p端输出分别与第一比较器和第三比较器上的第二级P端输入连接，第二比较器上的第二级P端输入分别与第一比较器和第三比较器上的第一级P端输出连接；第二比较器上的第一级n端输出分别与第一比较器和第三比较器上的第二级n端输入连接，第二比较器上第二级n端输入分别与第一比较器和第三比较器上的第一级n端输出连接。
[0010]优选的，所述第二比较器上的第一级P端输出与第一比较器和第三比较器上的第二级P端输入之间，以及第二比较器上的第二级P端输入与第一比较器和第三比较器上的第一级P端输出之间，以及第二比较器上的第一级n端输出与第一比较器和第三比较器上的第二级n端输入之间，以及第二比较器第二级n端输入与第一比较器和第三比较器上的第一级n端输出之间各串联有一电容。
[0011 ] 与现有技术相比，本发明的有益之处是:这种比较器电容平均电路采用电容来平均，不会对比较器的放大级的直流偏置产生干扰，平均的强度和分布，可以通过调节本层比较器上的电容和分别接到上层、下层的电容的大小来实现，从整体上降低热噪声的影响。
[0012]【专利附图】
【附图说明】:
下面结合附图对本发明进一步说明。
[0013]图1是已有的闪速模数转换电路的比较器电路结构示意图；
图2是本比较器电容平均电路结构示意图。
[0014]图中:1、第一比较器；2、第二比较器；3、第三比较器；11、21、31、第一级p端输出；12、22、32、第二级p端输入；13、23、33、第一级n端输出；14、24、34、第二级n端输入。
[0015]【具体实施方式】:
下面结合附图及【具体实施方式】对本发明进行详细描述:
图2所示一种比较器电容平均电路，由第一比较器1、第二比较器2和第三比较器3构成，每个比较器均由第一放大级Prel、第二放大级Pre2和门闩电路Latch串联而成，所述第一放大级Prel上设置有第一级p端输出和第一级n端输出，所述第一级p端输出和第一级n端输出分别与设置在第二放大级Pre2上的第二级p端输入和第二级n端输入连接，且第一级P端输出与第二级P端输入以及第一级n端输出与第二级n端输入之间各串联有一电容，其特征在于:所述第二比较器2上的第一级p端输出21分别与第一比较器I和第三比较器3上的第二级p端输入12、32连接，第二比较器2上的第二级p端输入22分别与第一比较器I和第三比较器3上的第一级p端输出11、31连接；第二比较器2上的第一级n端输出23分别与第一比较器I和第三比较器3上的第二级n端输入14、34连接，第二比较器
2上第二级n端输入24分别与第一比较器I和第三比较器3上的第一级n端输出13、33连接。
[0016]所述第二比较器2上的第一级p端输出21与第一比较器I和第三比较器3上的第二级P端输入12、32之间，以及第二比较器2上的第二级p端输入22与第一比较器I和第三比较器3上的第一级p端输出11、31之间，以及第二比较器2上的第一级n端输出23与第一比较器I和第三比较器3上的第二级n端输入14、34之间，以及第二比较器2第二级n端输入24与第一比较器I和第三比较器3上的第一级n端输出13、33之间各串联有一电容。[0017]这种比较器电容平均电路采用电容来平均，不会对比较器的放大级的直流偏置产生干扰，平均的强度和分布，可以通过调节本层比较器上的电容和分别接到上层、下层的电容的大小来实现，从整体上降低热噪声的影响。
[0018]需要强调的是:以上仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种比较器电容平均电路，由第一比较器(I)、第二比较器(2)和第三比较器(3)构成，每个比较器均由第一放大级(Prel)、第二放大级(Pre2)和门闩电路(Latch)串联而成，所述第一放大级(Prel)上设置有第一级P端输出和第一级η端输出，所述第一级ρ端输出和第一级η端输出分别与设置在第二放大级(Pre2)上的第二级ρ端输入和第二级η端输入连接，且第一级P端输出与第二级P端输入以及第一级η端输出与第二级η端输入之间各串联有一电容，其特征在于:所述第二比较器(2)上的第一级ρ端输出(21)分别与第一比较器(I)和第三比较器(3)上的第二级ρ端输入(12、32)连接，第二比较器(2)上的第二级P端输入(22)分别与第一比较器(I)和第三比较器(3)上的第一级ρ端输出(11、31)连接；第二比较器(2)上的第一级η端输出(23)分别与第一比较器(I)和第三比较器(3)上的第二级η端输入(14、34)连接，第二比较器(2)上第二级η端输入(24)分别与第一比较器(I)和第三比较器(3)上的第一级η端输出(13、33)连接。
2.根据权利要求1所述的比较器电容平均电路，其特征是，所述第二比较器(2)上的第一级P端输出(21)与第一比较器(I)和第三比较器(3)上的第二级ρ端输入(12、32)之间，以及第二比较器(2)上的第二级ρ端输入(22)与第一比较器(I)和第三比较器(3)上的第一级P端输出(11、31)之间，以及第二比较器(2)上的第一级η端输出(23)与第一比较器(I)和第三比较器(3)上的第二级η端输入(14、34)之间，以及第二比较器(2)第二级η端输入(24)与第一比较器(I)和第三比较器(3)上的第一级η端输出(13、33)之间各串联有一电容。
【文档编号】H03M1/12GK103490782SQ201310381503
【公开日】2014年1月1日 申请日期:2013年8月29日 优先权日:2013年8月29日
【发明者】刘雄 申请人:苏州苏尔达信息科技有限公司