一种密勒补偿结构的运算放大器的制造方法
【专利摘要】本发明提供一种密勒补偿结构的运算放大器，包括：第一级放大器、电平位移电路、第二级放大器以及密勒补偿电路，其中，所述密勒补偿电路为RC低阻节点密勒补偿电路。在第一级运算放大器采用具有低阻节点RC密勒补偿技术，将第一级差分小信号输出的电压变化处理至低阻点，并在该点做密勒补偿，与传统两级运算放大器的密勒补偿结构相比较，具有更大的运算放大器单位增益带宽。
【专利说明】一种密勒补偿结构的运算放大器
【技术领域】
[0001]本发明涉及一种可用于无线通信的运算放大器，特别涉及一种密勒补偿结构的运算放大器。
【背景技术】
[0002]在无线通信系统中，首先会将信号进行调制后发送，然后在接收端再进行解调，从而完成了信号的无线通信，随着无线通讯技术的快速发展，人们对通讯中数据的传输速率和传输质量的要求越来越高。而高的传输速率意味着在射频模拟前端中对带宽要求越高。对带宽的要求越大，也就意味对滤波器要求越高，而运算放大器是滤波器的一个重要组成部分。现有的运算放大器所采用的补偿电路由于其高阻的关系，导致运算放大的增益带宽受到较大影响。
【发明内容】
[0003]本发明要解决的技术问题是提供一种支持低阻节点、大增益带宽的密勒补偿结构的运算放大器。
[0004]为了解决以上技术问题，本发明提供一种密勒补偿结构的运算放大器，包括:
[0005]第一级放大器，用来接收待放大信号并进行第一级放大；
[0006]电平位移电路，用以接收所述第一级放大器输出的信号并I禹合输出；
[0007]第二级放大器，接收所述电平位移电路输出的信号，进行第二级放大后输出被放大信号，其偏置状态受所述电平位移电路控制；
[0008]其中，所述运算放大器还包括密勒补偿电路，所述密勒补偿电路为低阻节点RC电路，所述密勒补偿电路耦接于所述第一级放大器与所述第二级放大器之间，用来依据所述第二级放大器输出的放大信号产生补偿信号，并将该补偿信号反馈至所述第一级放大器的输出端。
[0009]优选的，所述第一级放大器包括PMOS尾电流管Mtl、电路连接方式相同且结构对称的第一差分共源共栅输入电路105与第二差分共源共栅输入电路106、电路连接方式相同且结构对称的第一差分共源共栅负载电路107与第二差分共源共栅负载电路108，待放大信号通过第一差分共源共栅输入电路105与第二差分共源共栅输入电路106进入第一级放大器进行第一级放大，第一差分共源共栅负载电路107与第二差分共源共栅负载电路108用于与所述密勒补偿电路配合，以此对第二级放大器的输出进行补偿反馈。
[0010]优选的，所述电平位移电路包括电路连接方式相同且结构对称的第一电平位移电路103与第二电平位移电路104，经第一级放大器放大的信号输入给第一电平位移电路103与第二电平位移电路104。
[0011]优选的，所述第二级放大器为Class AB类放大器，包括电路连接方式相同且结构对称的第一 Class AB型推挽输出电路109和第二 Class AB型推挽输出电路110，第一 ClassAB型推挽输出电路109和第二 Class AB型推挽输出电路110接收由电平位移电路偏置后输出的信号并输出被放大信号。
[0012]优选的，所述密勒补偿电路包括电路连接方式相同且结构对称第一密勒补偿电路101与第二密勒补偿电路102。
[0013]优选的,所述第一差分共源共栅输入电路105的输入端作为第一级放大器的输入端与第一输入端电连接，所述第一差分共源共栅输入电路105的输入端通过第一电平位移电路103与所述第一 Class AB型推挽输出电路109电连接，所述第一密勒补偿电路101耦接于所述第一 Class AB型推挽输出电路109和第一差分共源共栅负载电路107之间,所述第一电平位移电路103电连接所述PMOS尾电流晶体管Mtl的栅极Vb。
[0014]优选的，所述第一密勒补偿电路101包括串联的CMOS MIM电容Cal和多晶硅电阻Ral ；
[0015]所述第一电平位移电路103包括串联的浮置电池型电容Cbl和输出偏置电阻Rbl ；
[0016]所述第一差分共源共栅输入电路105包括PMOS管Mbl和与其漏极相连的PMOS管Mal ；
[0017]所述第一差分共源共栅负载电路107包括NMOS管Mcl和与其源极相连的NMOS尾电流负载管Mdl ；
[0018]所述第一 Class AB型推挽输出电路109包括PMOS推挽输出晶体管Mel和NMOS推挽输出晶体管ΜΠ。
[0019]优选的，所述PMOS推挽输出晶体管Mel和NMOS推挽输出晶体管Mfl的漏极相连，所述相连的漏极作为所述第一 Class AB型推挽输出电路109的输出端输出被放大信号，所述PMOS推挽输出晶体管Mel的栅极的接收经所述浮置电池型电容Cbl输出的被所述第一级放大器处理的放大信号；
[0020]所述PMOS管Mbl的漏极与所述PMOS管Mal的源极相连，所述PMOS管Mal的漏极作为第一级放大器的一个输出口，所述PMOS管Mbl的栅极作为第一级放大器的一个输入端Π ；
[0021]所述NMOS晶体管Mcl的源极和所述NMOS尾电流负载管Mdl的漏极相连并作为所述第一密勒补偿电路101的反馈连接端。
[0022]优选的，所述CMOS MM电容Ca和所述晶硅电阻Ral串联连接，所述CMOS MM电容Cal的另一端分别与所述NMOS晶体管Mcl的源极和所述NMOS尾电流负载管Mdl的漏极相连，所述多晶硅电阻Ral的另一端分别与所述PMOS推挽输出晶体管Mel的漏极和所述NMOS推挽输出晶体管Mfl的漏极相连；
[0023]所述浮置电池型电容Cbl和所述输出偏置电阻Rbl串联相连，所述浮置电池型电容Cbl的另一端分别与所述PMOS管Mbl的漏极、所述NMOS管Mcl的漏极、所述NMOS推挽输出晶体管Mfl的栅极相连，所述晶硅电阻Rbl的另一端与PMOS尾电流晶体管Mtl的栅极相连，所述浮置电池型电容Cbl和所述输出偏置电阻Rbl的串联节点与所述PMOS推挽输出晶体管Mel的栅极相连；
[0024]所述PMOS管Mbl的漏极与所述PMOS管Mal的源极相连，所述PMOS输入晶体管Mbl的源极与PMOS尾电流晶体管Mtl的漏极相连；
[0025]所述NMOS管Mcl的源极与所述NMOS尾电流负载管Mdl的漏极相连。[0026]在第一级运算放大器采用具有低阻节点RC密勒补偿技术，将第一级差分小信号输出的电压变化处理至低阻点，并在该点做密勒补偿，与传统两级运算放大器的密勒补偿结构相比较，具有更大的运算放大器单位增益带宽。
【专利附图】
【附图说明】
[0027]下面结合附图和【具体实施方式】对本发明作进一步的详细说明:
[0028]图1为本发明的密勒补偿结构的运算放大器的一种实施例的电路原理图。
【具体实施方式】
[0029]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。
[0030]如图1所示，本发明提供一种密勒补偿结构的运算放大器，包括:第一级放大器，用来接收待放大信号并进行第一级放大；电平位移电路，用以接收所述第一级放大器输出的信号并耦合输出；第二级放大器，接收所述电平位移电路输出的信号，进行第二级放大后输出被放大信号，其偏置状态受所述电平位移电路控制；其中，所述运算放大器还包括密勒补偿电路，所述密勒补偿电路为低阻节点RC电路，所述密勒补偿电路耦接于所述第一级放大器与所述第二级放大器之间，用来依据所述第二级放大器输出的放大信号产生补偿信号，并将该补偿信号反馈至所述第一级放大器的输出端。
[0031]所述第一级放大器包括PMOS尾电流管Mtl、电路连接方式相同且结构对称的第一差分共源共栅输入电路105与第二差分共源共栅输入电路106、电路连接方式相同且结构对称的第一差分共源共栅负载电路107与第二差分共源共栅负载电路108，待放大信号通过第一差分共源共栅输入电路105与第二差分共源共栅输入电路106进入第一级放大器进行第一级放大，第一差分共源共栅负载电路107与第二差分共源共栅负载电路108用于与所述密勒补偿电路配合，以此对第二级放大器的输出进行补偿反馈。
[0032]所述电平位移电路包括电路连接方式相同且结构对称的第一电平位移电路103与第二电平位移电路104，经第一级放大器放大的信号输入给第一电平位移电路103与第二电平位移电路104。
[0033]所述第二级放大器为Class AB类放大器，包括电路连接方式相同且结构对称的第一 Class AB型推挽输出电路109和第二 Class AB型推挽输出电路110，第一 Class AB型推挽输出电路109和第二 Class AB型推挽输出电路110接收由电平位移电路偏置后输出的信号并输出被放大信号。
[0034]所述密勒补偿电路包括电路连接方式相同且结构对称第一密勒补偿电路101与第二密勒补偿电路102。
[0035]在本实施例中，所述第一差分共源共栅输入电路105的输入端作为第一级放大器的输入端与第一输入端Vip电连接,所述第一差分共源共栅输入电路105的输入端通过第一电平位移电路103与所述第一 Class AB型推挽输出电路109电连接,所述第一密勒补偿电路101稱接于所述第一 Class AB型推挽输出电路109和第一差分共源共栅负载电路107之间，所述第一电平位移电路103电连接所述PMOS尾电流晶体管Mtl的栅极Vb。
[0036]所述第一密勒补偿电路101包括串联的CMOS MIM电容Cal和多晶硅电阻Ral ;所述第一电平位移电路103包括串联的浮置电池型电容Cbl和输出偏置电阻Rbl ;所述第一差分共源共栅输入电路105包括PMOS管Mbl和与其漏极相连的PMOS管Mal ;所述第一差分共源共栅负载电路107包括NMOS管Mcl和与其源极相连的NMOS尾电流负载管Mdl ;所述第一 Class AB型推挽输出电路109包括PMOS推挽输出晶体管Mel和NMOS推挽输出晶体管Mfl。所述CMOS MIM电容Cal和所述晶硅电阻Ral串联连接，所述CMOS MIM电容Cal的另一端分别与所述NMOS晶体管Mcl的源极和所述NMOS尾电流负载管Mdl的漏极相连，所述多晶硅电阻Ral的另一端分别与所述PMOS推挽输出晶体管Mel的漏极和所述NMOS推挽输出晶体管Mfl的漏极相连；所述浮置电池型电容Cbl和所述输出偏置电阻Rbl串联相连，所述浮置电池型电容Cbl的另一端分别与所述PMOS管Mbl的漏极、所述NMOS管Mcl的漏极、所述NMOS推挽输出晶体管Mfl的栅极相连，所述输出偏置电阻Rbl的另一端与PMOS尾电流晶体管Mtl的栅极相连，所述浮置电池型电容Cbl和所述输出偏置电阻Rbl的串联节点与所述PMOS推挽输出晶体管Mel的栅极相连；所述PMOS管Mbl的漏极与所述PMOS管Mal的源极相连，所述PMOS输入晶体管Mbl的源极与PMOS尾电流晶体管Mtl的漏极相连；所述NMOS管Mcl的源极与所述NMOS尾电流负载管Mdl的漏极相连。
[0037]在本实施例中，所述第二差分共源共栅输入电路106的输入端作为第一级放大器的输入端与第二输入端Vin电连接，所述第二差分共源共栅输入电路106的输入端通过第二电平位移电路104与所述第二 Class AB型推挽输出电路110电连接，所述第二密勒补偿电路102耦接于所述第二 Class AB型推挽输出电路110和第二差分共源共栅负载电路108之间，所述第二电平位移电路104电连接所述PMOS尾电流晶体管Mtl的栅极Vb。
[0038]所述第二密勒补偿电路102包括串联的CMOS MIM电容Ca2和多晶硅电阻Ra2 ;所述第二电平位移电路104包括串联的浮置电池型电容Cb2和输出偏置电阻Rb2 ;所述第二差分共源共栅输入电路106包括PMOS管Mb2和与其漏极相连的PMOS管Ma2 ;所述第二差分共源共栅负载电路108包括NMOS管Mc2和与其源极相连的NMOS尾电流负载管Md2 ;所述第二 Class AB型推挽输出电路110包括PMOS推挽输出晶体管Me2和NMOS推挽输出晶体管Mf2。所述CMOS MIM电容Ca2和所述晶硅电阻Ra2串联连接，所述CMOS MIM电容Ca2的另一端分别与所述NMOS晶体管Mc2的源极和所述NMOS尾电流负载管Md2的漏极相连，所述多晶硅电阻Ra2的另一端分别与所述PMOS推挽输出晶体管Me2的漏极和所述NMOS推挽输出晶体管Mf2的漏极相连；所述浮置电池型电容Cb2和所述输出偏置电阻Rb2串联相连，所述浮置电池型电容Cb2的另一端分别与所述PMOS管Mb2的漏极、所述匪OS管Mc2的漏极、所述NMOS推挽输出晶体管Mf2的栅极相连，所述输出偏置电阻Rb2的另一端与PMOS尾电流晶体管Mt2的栅极相连，所述浮置电池型电容Cbl和所述输出偏置电阻Rb2的串联节点与所述PMOS推挽输出晶体管Me2的栅极相连；所述PMOS管Mb2的漏极与所述PMOS管Ma2的源极相连，所述PMOS输入晶体管Mb2的源极与PMOS尾电流晶体管Mt2的漏极相连；所述NMOS管Mc2的源极与所述NMOS尾电流负载管Md2的漏极相连。
[0039]本发明的工作原理:所述密勒补偿结构的运算放大器在工作过程中，模拟电压信号以差分形式输入第一差分共源共栅输入电路105、第二差分共源共栅输入电路106的第一 PMOS输入晶体管Mbl和第二 PMOS输入晶体管Mb2，经过第一级共源共栅运算放大器的放大，在第一级运算放大器的输出端Vol、Vo2,被第一级放大后的信号加载到第二级classAB推挽运算放大器的第一 NMOS推挽输出晶体管Mfl和第二推挽输出晶体管Mf2上。MM电容Cbl和MM电容Cb2作为浮置电容，将在Vol、Vo2节点上的交流小信号电压分别耦合至所述第一、第二 Class AB型推挽输出电路中第一、第二 PMOS推挽输出晶体管Mel和Me2的栅端，以达到推挽放大的作用。
[0040]第一级运算放大器通过采用共源共栅结构，提高了第一级的交流小信号增益，而第一级交流小信号增益表达式是:
[0041]Avfgm-w.[(gmMal，2.roMal，2.gammaολ1；2) | | (gmMcl，2.roMdl，2.roMcl；2)
[0042]增大输入管跨导gniMbu、增大共源共栅管跨导gmMal，2、gmMc;1，2和增大MOS管沟道长度都可以增加第一级交流小信号增益。
[0043]本发明所涉及的运算放大器的第二级是Class AB型的推挽输出结构。在Vol)、(Vo2)节点上的交流小信号电压分别通过浮置电池型电容Cbl和浮置电池型电容Cb2耦合至所述第一、第二 Class AB型推挽输出电路中第一、第二 PMOS推挽输出晶体管Mel和Me2的栅端，从而形成Class AB的推挽驱动功能。第二级Class AB型运算放大器的交流小信号增益表达式为:
[0044]AV2=(gmel，2+gmfl，2).(roel；2 rofl；2)
[0045]由于两级运算放大器的单位增益带宽与其第二级输出级的跨导呈正比。Class AB型运算放大器的第二级是推挽输出，跨导较相同功耗下class A型运算放大器的跨导值大，因此在相同负载情况下，具有更大的单位增益带宽值。
[0046]采用密勒补偿技术，将相邻较近的运算放大器第一、第二极点分裂，第一极点频率减小、第二非主极点频率被拉远。Mcl与Mc2作为共栅晶体管，将第一级差分小信号输出的电压变化处理至低阻点Val，Va2，并在该点做密勒补偿，与传统两级运算放大器的密勒补偿结构相比较，由于本发明采用低阻端补偿方式，第二非主极点被进一步拉远，较传统密勒补偿结构具有更大的运算放大器单位增益带宽。
[0047]低阻结点处的RC网络连接第一级和第二级，通过RC补偿网络，提供从第一级输出到第二级输出的前向通路，同时，又由于Mcl和Mc2的作用，割断了由第二级输出到第一级输出的反向通路。以达到极点分裂的密勒补偿目的，同时不引入右半平面的额外零点。
[0048]在第一级运算放大器采用具有低阻节点RC密勒补偿技术，将第一级差分小信号输出的电压变化处理至低阻点，并在该点做密勒补偿，与传统两级运算放大器的密勒补偿结构相比较，具有更大的运算放大器单位增益带宽。
[0049]第一级放大器通过采用共源共栅结构，提高了第一级放大器输出的交流小信号增益，并且通过浮置电池型电容耦合至Class AB型推挽输出电路中PMOS推挽输出晶体管的栅端，从而使Class AB的具有推挽驱动功能，而class AB型运算放大器的第二级是推挽输出，其跨导较相同功耗下class A型运算放大器的跨导值大，因此在相同负载情况下，具有更大的单位增益带宽值。
[0050]在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已，本发明能够以很多不同于在此描述的其它方式来实施，因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种密勒补偿结构的运算放大器，包括: 第一级放大器，用来接收待放大信号并进行第一级放大； 电平位移电路，用以接收所述第一级放大器输出的信号并耦合输出； 第二级放大器，接收所述电平位移电路输出的信号，进行第二级放大后输出被放大信号，其偏置状态受所述电平位移电路控制； 其特征在于，所述运算放大器还包括密勒补偿电路，所述密勒补偿电路为低阻节点RC电路，所述密勒补偿电路耦接于所述第一级放大器与所述第二级放大器之间，用来依据所述第二级放大器输出的放大信号产生补偿信号，并将该补偿信号反馈至所述第一级放大器的输出端。
2.根据权利要求1所述的密勒补偿结构的运算放大器，其特征在于，所述第一级放大器包括PMOS尾电流管Mtl、电路连接方式相同且结构对称的第一差分共源共栅输入电路(105)与第二差分共源共栅输入电路(106)、电路连接方式相同且结构对称的第一差分共源共栅负载电路(107)与第二差分共源共栅负载电路(108)，待放大信号通过第一差分共源共栅输入电路(105)与第二差分共源共栅输入电路(106)进入第一级放大器进行第一级放大，第一差分共源共栅负载电路(107)与第二差分共源共栅负载电路(108)用于与所述密勒补偿电路配合，以此对第二级放大器的输出进行补偿反馈。
3.根据权利要求2所述的密勒补偿结构的运算放大器，其特征在于，所述电平位移电路包括电路连接方式相同且结构对称的第一电平位移电路(103)与第二电平位移电路(104)，经第一级放大器放大的信号输入给第一电平位移电路(103)与第二电平位移电路(104)。
4.根据权利要求3所述的密勒补偿结构的运算放大器，其特征在于，所述第二级放大器为Class AB类放大器,包括电路连接方式相同且结构对称的第一 Class AB型推挽输出电路(109)和第二 Class AB型推挽输出电路(I 10)，第一 Class AB型推挽输出电路(109)和第二 Class AB型推挽输出电路(110)接收由电平位移电路偏置后输出的信号并输出被放大信号。
5.根据权利要求4所述的密勒补偿结构的运算放大器，其特征在于，所述密勒补偿电路包括电路连接方式相同且结构对称第一密勒补偿电路(101)与第二密勒补偿电路(102)。
6.根据权利要求5所述的密勒补偿结构的运算放大器，其特征在于，所述第一差分共源共栅输入电路(105)的输入端作为第一级放大器的输入端与第一输入端电连接,所述第一差分共源共栅输入电路(105)的输入端通过第一电平位移电路(103)与所述第一 ClassAB型推挽输出电路(109)电连接，所述第一密勒补偿电路(101)耦接于所述第一 Class AB型推挽输出电路(109)和第一差分共源共栅负载电路(107)之间，所述第一电平位移电路(103)电连接所述PMOS尾电流晶体管Mtl的栅极Vb。
7.根据权利要求6所述的密勒补偿结构的运算放大器，其特征在于，所述第一密勒补偿电路(101)包括串联的CMOS MIM电容Cal和多晶硅电阻Ral ； 所述第一电平位移电路(103)包括串联的浮置电池型电容Cbl和输出偏置电阻Rbl ； 所述第一差分共源共栅输入电路(105)包括PMOS管Mbl和与其漏极相连的PMOS管Mal ；所述第一差分共源共栅负载电路(107)包括NMOS管Mcl和与其源极相连的NMOS尾电流负载管Mdl ； 所述第一 Class AB型推挽输出电路(109)包括PMOS推挽输出晶体管Mel和NMOS推挽输出晶体管ΜΠ。
8.根据权利要求7所述的密勒补偿结构的运算放大器，其特征在于，所述PMOS推挽输出晶体管Mel和NMOS推挽输出晶体管Mfl的漏极相连，所述相连的漏极作为所述第一Class AB型推挽输出电路(109)的输出端输出被放大信号,所述PMOS推挽输出晶体管Mel的栅极的接收经所述浮置电池型电容Cbl输出的被所述第一级放大器处理的放大信号； 所述PMOS管Mbl的漏极与所述PMOS管Mal的源极相连，所述PMOS管Mal的漏极作为第一级放大器的一个输出口，所述PMOS管Mbl的栅极作为第一级放大器的一个输入端口 ； 所述NMOS晶体管Mcl的源极和所述NMOS尾电流负载管Mdl的漏极相连并作为所述第一密勒补偿电路(101)的反馈连接端。
9.根据权利要求8所述的密勒补偿结构的运算放大器，其特征在于，所述CMOSMIM电容Ca和所述晶硅电阻Ral串联连接，所述CMOS MIM电容Cal的另一端分别与所述NMOS晶体管Mcl的源极和所述NMOS尾电流负载管Mdl的漏极相连，所述多晶硅电阻(Ral)的另一端分别与所述PMOS推挽输出晶体管Mel的漏极和所述NMOS推挽输出晶体管Mfl的漏极相连； 所述浮置电池型电容Cbl和所述输出偏置电阻Rbl串联相连，所述浮置电池型电容Cbl的另一端分别与所述PMOS管Mbl的漏极、所述NMOS管Mcl的漏极、所述NMOS推挽输出晶体管Mfl的栅极 相连，所述晶硅电阻Rbl的另一端与PMOS尾电流晶体管Mtl的栅极相连，所述浮置电池型电容Cbl和所述输出偏置电阻Rbl的串联节点与所述PMOS推挽输出晶体管Mel的栅极相连； 所述PMOS管Mbl的漏极与所述PMOS管Mal的源极相连，所述PMOS输入晶体管Mbl的源极与PMOS尾电流晶体管Mtl的漏极相连； 所述NMOS管Mcl的源极与所述NMOS尾电流负载管Mdl的漏极相连。
【文档编号】H03F3/45GK103595360SQ201310439460
【公开日】2014年2月19日 申请日期:2013年9月24日 优先权日:2013年9月24日
【发明者】樊晓华 申请人:南京中科微电子有限公司