数字模拟转换电路的制作方法
【专利摘要】本发明涉及数字模拟转换电路，具体提供了一种D/A转换电路包括：电流生成电路，各自包括恒流源，被配置为生成电流；第一MOSFET，连接至恒流源并被配置为控制电流的供应目标；第一栅极控制部，被配置为互斥性地将第一电压和第二电压提供至第一MOSFET的栅极，以及第一放电开关，连接至第一栅极控制部和第一MOSFET的栅极，被控制为在第一栅极控制部提供第二电压的同时被开启，并且被控制为在第一栅极控制部提供第一电压之前被关断；第一电流附加线；放电线；第一电阻器，连接至第一电流附加线；以及电压源，被配置为将第二电压提供至第一栅极控制部。
【专利说明】数字模拟转换电路
[0001]相关申请的交叉引用
[0002]本申请要求于2012年10月12日提交的日本在先专利申请JP2012-226748的优
先权权益，将其全部内容结合于此供参考。
【技术领域】
[0003]本公开涉及一种电流附加型数字模拟转换电路。
【背景技术】
[0004]近几年，廉价的互补金属氧化物半导体(CMOS)被用于制造包括模拟电路和数字电路的片上系统(S0C)。其中，能够以高速运行的电流附加型数字模拟转换电路被广泛地用于视频和通信。
[0005]另一方面，消费者对高性能、更多多功能、微型化、较低功耗等的SOC有强烈需求。尤其是，较低功耗是使数字模拟转换电路(在下文中被称作D/A转换电路)的性能劣化的因素。
[0006]日本专利申请公开第2010-263660号公开了被认为与本公开相似的技术。日本专利申请公开第2010-263660号公开了一种在用于电流附加型D/A转换电路中的电流开关电路中改善动态范围的减少以获得大输出电压范围的技术，但当具有低阈值电压的晶体管在低电源电压下使用时，该技术存在问题。
【发明内容】
[0007]使用日本专利申请公开第2010-263660号中公开的技术允许实现获得宽动态范围所采用的D/A转换电路。然而，在日本专利申请公开第2010-263660号公开的技术中揭示了如将在后续描述的使输出电压突然下降的毛刺噪声的产生。毛刺噪声使无杂散动态范围(SFDR;其中寄生噪声不干扰基本波形且基本波形不失真并且能够确保线性度的可行动态范围)劣化。
[0008]考虑到如上所述的情况，期望提供一种消耗较少电力但实现宽SFDR特性的D/A转换电路。
[0009]根据本公开的实施方式，提供了一种数字模拟转换电路，包括多个电流生成电路。
[0010]该多个电流生成电路各自包括:恒流源，被配置为生成与预设参数对应的电流；第一金属氧化物半导体场效应晶体管(M0SFET)，连接到恒流源并被配置为控制电流的供应目标；第一栅极控制部，被配置为互斥性地将第一电压和第二电压提供至第一 MOSFET的栅极以控制第一 M0SFET，该第一 MOSFET被控制为由第一电压断开且由第二电压导通；以及第一放电开关，连接到第一栅极控制部和第一 MOSFET的栅极，被控制为在当第一栅极控制部提供第二电压的同时开启以将积累在寄生电容中的电荷放电至预设目标，该寄生电容位于第一栅极控制部和第一 MOSFET的栅极中，并且该第一放电开关被控制为在第一栅极控制部提供第一电压前断开。[0011]该数字模拟转换电路进一步包括:第一电流附加线，与第一 MOSFET并联连接；放电线，被配置为对所述电荷放电；第一电阻器，以预设电位连接到第一电流附加线；以及电压电源，被配置为将第二电压提供至所述第一栅极控制部。
[0012]根据本公开，可以提供一种消耗较少电力但实现宽SFDR特性的D/A转换电路。
[0013]在以下实施方式中，清楚地描述了除上述那些之外的目标、配置和效果。
[0014]如附图所示，根据以下本公开的最佳模式的实施方式的详细描述，本公开的这些及其他目标、特征和优势将变得更加显而易见。
【专利附图】
【附图说明】
[0015]图1A和图1B是电流附加型数字模拟(D/A)转换电路的基本概念图和对应于一个参数的电路图；
[0016]图2A和图2B是用于描述漏-源电压与MOSFET的漏极电流之间的关系的示意图；
[0017]图3A、图3B和图3C是用于描述D/A转换电路的问题的示意图；
[0018]图4A和图4B是改进的D/A转换电路的电路图；
[0019]图5A和图5B是用于描述作为本公开的前提的技术问题的电路图和等效电路图；
[0020]图6是示出作为本公开的前提的技术的D/A转换电路的信号波形的曲线图；
[0021]图7A和图7B是各自示出实施方式的基本概念的示意图；
[0022]图8A和图8B是根据本公开的第一实施方式的D/A转换电路的电路图；
[0023]图9A和图9B是根据第一实施方式的第三开关的电路图和相应部分中的信号的时序图；
[0024]图10是码输入信号、第三开关和切换电压线的时序图；
[0025]图1lA和图1lB是根据本公开的第二实施方式的D/A转换电路的电路图；
[0026]图12A、图12B和图12C是示出恒压电源的变形的电路示例；
[0027]图13是根据本公开的第三实施方式的D/A转换电路的电路图；
[0028]图14是根据本公开的第四实施方式的D/A转换电路的电路图；以及
[0029]图15A和图15B是根据本公开的第五实施方式的D/A转换电路的电路图。
【具体实施方式】
[0030]下文中，将按照以下布局对本公开的实施方式进行描述。
[0031](本公开的前提技术)
[0032](实施方式的基本概念)
[0033](第一实施方式)
[0034](实施方式的基本概念的变形例)
[0035](第二实施方式)
[0036](恒压电源的变形)
[0037](第三实施方式)
[0038](第四实施方式)
[0039](第五实施方式)
[0040](本公开的前提技术)[0041]图1A和图1B是作为本公开的前提的电流附加型数字模拟转换电路(在下文中被称作D/A转换电路)的基本概念图和对应于一个参数的电路图。
[0042]图1A是电流附加型D/A转换电路的基本概念图。[0043]D/A转换电路101包括恒流源102a、102b、…、以及102η (除非另外指定，否则在下文中称为“恒流源102”)以针对单个的预设参数。根据输入数字信号(未示出)来控制的选择器开关103a、103b、…、以及103η (除非另外指定，否则在下文中称为“选择器开关103”)被连接至恒流源102a、102b、…、以及102η。选择器开关103a、103b、…、以及103η
由构成输入数字信号的一部分的二进制码信号来控制。
[0044]选择器开关103a、103b、...、以及103η在其一端经由第一电流附加线L106与电阻器R104的一端连接。
[0045]选择器开关103a、103b、...、以及103η在其另一端经由第二电流附加线L107与电阻器R105的一端连接。
[0046]电阻器R104和R105的另一端接地。此外，电阻器R104和R105的电阻系数相同。
[0047]第二电流附加线L107被绘制成D/A转换电路101的输出端。因此，当所有的选择器开关103 (B卩，选择器开关103a、103b、…、以及103η)连接到第二电流附加线L107时，处于最大幅度的电压被输出为第二电流附加线L107和地电位(在下文中称为“GND”)之间的D/A转换电路101的输出信号。此外，通过结合第一电流附加线L106和第二电流附加线L107，D/A转换电路101也可应用为差动输出D/A转换电路。尤其是，在处理诸如电视信号的高频信号的情况下，由于使用全差动放大器，所以期望具有差动输出配置的D/A转换电路。
[0048]考虑到电路尺寸，为每个必要的参数设置一组恒流源102和选择器开关103。例如，在具有8位分辨率的D/A转换电路101的情况下，对应于相应位值的恒流源102为低顺序四位字节“1、2、4、8”而设。具体地，低顺序四位字节由二进制码组成。然后，对应于值“16”的恒流源102的15位为高顺序四位字节而设置。具体地，高顺序四位字节由温度计码组成。
[0049]图1B是当该选择器开关103被重写成特定的电路时所获得的电路图。
[0050]当栅极电位低于源极电位(即，处于低电位)时，两个P-沟道金属氧化物半导体场效应晶体管(MOSFET)(在下文中被称为“PM0SFET” ；在N-沟道MOSFET的情况下被称为“NM0SFET”)108和109进入导通状态。
[0051]两个非门110和111串联连接至PM0SFET108的栅极。另一方面，一个非门112连接到PM0SFET109的栅极。因此，对于输入至连接到非门110和112的码输入端113的码信号，PM0SFET108和PM0SFET109始终由相反的逻辑来操作。
[0052]图2A和图2B是用于描述漏-源电压与MOSFET的漏极电流之间的关系的示意图；
[0053]图2A是其中恒流源102和PM0SFET108串联连接且漏极接地的电路图。如图2A中所示，在恒流源102和PM0SFET108串联连接至电源电压+Vdd的状态下，漏-源电压Vds和漏极电流Id之间的关系如图2B的曲线所示。
[0054]众所周知，根据Vds的水平，MOSFET的操作被分成非饱和区(或者线性区)和饱和区。
[0055]非饱和区是Vds〈Vgs_Vth (Vgs表示栅-源电压，以及Vth表示阈值电压或导通电压)并且Vds和Id基本上成比例关系的状态。
[0056]饱和区是Vds>Vgs_Vth并且对应于其中即使Vds增加Id也几乎不增加的恒流操作的状态。
[0057]在饱和区中，为图2A的电路建立以下表达式。
[0058]
【权利要求】
1.一种数字模拟转换电路，包括: 多个电流生成电路，各自包括: 恒流源，被配置为生成与预定参数相对应的电流， 第一金属氧化物半导体场效应晶体管(MOSFET)，连接至所述恒流源并被配置为控制所述电流的供应目标， 第一栅极控制部，被配置为互斥性地将第一电压和第二电压提供至所述第一金属氧化物半导体场效应晶体管的栅极以控制所述第一金属氧化物半导体场效应晶体管，所述第一金属氧化物半导体场效应晶体管被控制为由所述第一电压关断并由所述第二电压开启，以及 第一放电开关，连接至所述第一栅极控制部和所述第一金属氧化物半导体场效应晶体管的所述栅极，被控制为在所述第一栅极控制部提供所述第二电压的同时被开启以将积累在寄生电容中的电荷放电至预定目标，所述寄生电容位于所述第一栅极控制部和所述第一金属氧化物半导体场效应晶体管的所述栅极中，并且所述第一放电开关被控制为在所述第一栅极控制部提供所述第一电压之前被关断； 第一电流附加线，所述第一金属氧化物半导体场效应晶体管并联连接至所述第一电流附加线； 放电线，被配置为将所述电荷放电； 第一电阻器，以预定电位连接至所述第一电流附加线；以及 电压源，被配置为将所述第二电压提供至所述第一栅极控制部。`
2.根据权利要求1所述的数字模拟转换电路， 其中，所述多个电流生成电路各自包括: 第二金属氧化物半导体场效应晶体管，连接至所述恒流源并被配置为互斥性地为所述第一金属氧化物半导体场效应晶体管控制所述电流的所述供应目标， 第二栅极控制部，被配置为互斥性地提供所述第一电压和所述第二电压以控制所述第二金属氧化物半导体场效应晶体管，所述第二金属氧化物半导体场效应晶体管被控制为由所述第一电压关断并由所述第二电压开启，以及 第二放电开关，连接至所述第二栅极控制部和所述第二金属氧化物半导体场效应晶体管的栅极，被控制为在所述第二栅极控制部提供所述第二电压的同时被开启以将积累在寄生电容中的电荷放电至所述放电线，所述寄生电容位于所述第二栅极控制部和所述第二金属氧化物半导体场效应晶体管的所述栅极中，并且所述第二放电开关被控制为在所述第二栅极控制部提供所述第一电压之前被关断， 所述数字模拟转换电路进一步包括: 第二电流附加线，所述第二金属氧化物半导体场效应晶体管并联连接至所述第二电流附加线；以及 第二电阻器，以预定电位连接至所述第二电流附加线， 其中，所述电压源被配置为将所述第二电压提供至所述第二栅极控制部。
3.根据权利要求2所述的数字模拟转换电路，其中， 所述第一电流附加线和所述第二电流附加线中的至少一个被用作数字模拟转换输出，并且所述电压源具有比所述第一放电开关更高的阻抗。
4.根据权利要求3所述的数字模拟转换电路，其中， 所述第一金属氧化物半导体场效应晶体管和所述第二金属氧化物半导体场效应晶体管中的每一个均包括P沟道金属氧化物半导体场效应晶体管， 所述第一电压包括正电源电压， 所述第二电压包括比地电位更高的电压，以及 所述放电线包括地线。
5.根据权利要求3所述的数字模拟转换电路，其中， 所述第一金属氧化物半导体场效应晶体管和所述第二金属氧化物半导体场效应晶体管中的每一个均包括N沟道金属氧化物半导体场效应晶体管， 所述第一电压包括地电位， 所述第二电压包括比正电源电压更低的电压，以及 所述放电线包括正供电接线端。
6.根据权利要求2所述的数字模拟转换电路，其中，所述第一栅极控制部和所述第二栅极控制部共用一个全差分放大器，所述全差分放大器的输出端分别与所述第一金属氧化物半导体场效应晶体管的所述栅极和所述第二金属氧化物半导体场效应晶体管的所述栅极连接，且所述全差分 放大器根据输入的码信号来输出逻辑信号。
【文档编号】H03M1/66GK103731149SQ201310460287
【公开日】2014年4月16日 申请日期:2013年9月30日 优先权日:2012年10月12日
【发明者】金川典史, 清水泰秀 申请人:索尼公司