一种对控制输出级无功电流产生偏置电压的电路的制作方法
【专利摘要】一种对控制输出级无功电流产生偏置电压的电路，提供了轨对轨输出级，该输出级可以抵消用于输出级的晶体管的跨导中的非线性成份，这就允许输出级中的无功电流受控于外部电流源和装置规格比，并且使得输出级中的无功电流能够独立于制造工艺、温度和电源电压而得以维持。输出级接收来自外部电源的输入信号和偏置电压，相应地产生一个将电流供给负载的推动电流和一个从负载引出电流的牵引电流。当推动电流和牵引电流相匹配时，输出级就可以被称为“无功”。偏置电压控制无功电流。通过模拟使用相似元件的输出级所产生的电压和电流，偏置电压生成电路就会提供一个偏置电压，使得无功点能够独立于制造工艺、温度和电源电压而得以维持。
【专利说明】一种对控制输出级无功电流产生偏置电压的电路
【技术领域】:
[0001]本发明涉及到提供轨对轨输出级的电路和方法。更特别的是，本发明涉及到轨对轨输出级的电路和方法，该输出级能够在不使用反馈的情况下提供高线性度，在其跨导中提供高线性度，能考虑到由设计者控制的无功电流，并且能提供那些由设计者控制的，不受制造工艺、温度和电源电压影响的无功电流。
【背景技术】:
[0002]轨对轨输出级在现有技术中被广泛熟知。典型的轨对轨输出级将两个极性互补的共源极(或是共射极)晶体管组合在一起，晶体管的漏极(或是集电极)连接在一起，组成一个连接到负载的输出节点，晶体管的源极(或是发射极)连接在一个正向和反向电源电压上，晶体管的栅极(或是基极)连接在两个交替来自外部输入信号的驱动信号上。这些输出级十分有用，它们最大化电路输出信号电压的漂移能力，使之接近电源的极限，并且因此而向给定的噪声级提供最大的信噪比。
[0003]但是，许多已知的提供轨对轨输出级的电路和方法展示了非线性输入到输出的转移特性。这些非线性输入到输出特性通常会引起信号的失真，尤其是在有限的回路增益可以通过负反馈来修正输出级非线性度的高频情况下。因此，不使用反馈就在这些输出级中提供高线性度是十分需要的。
[0004]在轨对轨输出级中，通常还需要维持一个已知的、流过输出级每个晶体管的无功电流。无功电流是当输出级既不向连接在输出节点的负载注入电流，也不从该负载吸收电流时，晶体管中流过的电流。通过维持输出级晶体管中的无功电流，输出级中的交越失真就能保持在最小值。但是，因为应用于输出级的元件的制造工艺、温度和电源电压的变化，该无功电流是很难控制的。
【发明内容】
:
[0005]根据上面所述，本发明的一个目的是提供达到高线性度的轨对轨输出级。
[0006]本发明的另一个目的是提供在跨导中达到高线性度的轨对轨输出级。
[0007]本发明的另一个目的是提供考虑到设计者控制的无功电流的轨对轨输出级。
[0008]本发明的另一个目的是提供不使用反馈就达到高线性度的轨对轨输出级。
[0009]本发明的另一个目的是提供允许无功电流独立于制造工艺、温度和电源电压的轨对轨输出级。
[0010]本发明的技术解决方案:
[0011]根据本发明，可以提供达到这些或其他目的的轨对轨输出级的电路和方法。更特别的是，本发明的电路和方法提供的轨对轨输出级消除了输出级晶体管跨导中固有的非线性度，允许输出级中无功电流受控于电流源和装置规格比，并且使得输出级中的无功电流能够独立于制造工艺、温度和电源电压而得以维持。
[0012]一般来说，在功能水平上，根据本发明构成输出级包括一个双晶体管补充支路，一个电流镜电路和一个输出驱动电路。这些电路都是安排好的，这样，一个输入信号供给双晶体管补充支路和输出驱动电路。还有一个偏置电压连在双晶体管补充支路上。双晶体管补充支路和输出驱动电路还有可能被连接在电压源上。双晶体管补充电路驱动电流镜电路。电流镜电路还连在另一个电压源上。电流镜电路和输出驱动电路共用一个连接在负载上的端子。该负载还连在接地端上，该接地端通常具有的电势为由两个电压源提供的电压之差。
[0013]在操作中，根据本发明构成的首选输出级从外部电源接收一个输入信号，从偏置发生器接收一个偏置电压，该过程所述如下。输出驱动器会产生一个推动电流供给负载，来响应上述输入信号。双晶体管补充支路会将支路电流供给电流镜，来响应由上述输入信号和偏置电压产生的电压差值。与该支路电流相称的是，电流镜之后从负载中牵引出牵引电流。当由输出驱动器供给负载的推动电流与从负载中牵引入电流镜的牵引电流相匹配时，因为负载中流动的净电流为零，所以输出级就被称为“无功”。负载电路对输入信号电压的相应通常被称为跨导。
[0014]当输出驱动器至少提供一些推动电流，电流镜至少牵引一些牵引电流，本发明的输出级就会提供一个大致线性的跨导。该线性跨导由输出级接收，输出级与推动路径跨导的非线性成分相匹配，并且有一定的消除，与牵引路径跨导的非线性成分相匹配。当提供一个足够强的电压作为输入信号，推动电流或牵引电流中的一个就会停止流动。一旦两者中的一个停止流动，输出级就会停止消除输出信号的非线性成分，取而代之的是进入功效得到改善的AB类操作。
[0015]本发明的输出级还可能包含偏置电压发生电路，以此来产生可以用作输出级偏置电压的电压。该偏置电压发生电路通过模拟由输出级工作在无功点时产生的晶体管电压电流，来产生所需要的偏置电压。因此，输出级中的无功电流就可以根据装置规格比和参考电流源进行设置。偏置电压发生电路为轨对轨输出级产生偏置电压，这样，所需的无功电流就会在输出级中产生，并且独立于综合电路的制造工艺、温度和电源电压。
[0016]对比专利文献:CN201430578U偏置电压电路和电子设备200920146151.2
【专利附图】
【附图说明】:
[0017]本发明的上述以及其他目的和优点在接下来有详细的描述，并结合相关图示，其中参考特性指的是全篇的元器件，其中:
[0018]图1所示为轨对轨输出级中一对输出晶体管的已知结构的示意图；
[0019]图2所示为根据一个本发明的轨对轨输出级的说明性实例的示意图；
[0020]图3所示为说明图2中输入信号Vin与推动电流Ip、牵引电流In和输出电流Itot间的电压电流关系的曲线图；
[0021]图4所示为根据本发明的轨对轨输出级的第二说明性实例的示意图，该输出级的输入信号驱动一个NMOS场效应晶体管(FET)；
[0022]图5所示为根据本发明的轨对轨输出级的第三说明性实例的示意图，该输出级将双极型晶体管(BJT)组合在一起；
[0023]图6所示为一个根据本发明的提供所需偏置电压(Vbias)的偏置电路的说明性实例的示意图。【具体实施方式】:
[0024]根据本发明，提供轨对轨输出级的电路和方法显而易见。本发明的轨对轨输出级可以通过匹配和消除输出级晶体管中固有的大信号跨导的非线性度，在不使用反馈的情况下，获得高线性度。这些轨对轨输出级中无功电流的设计控制，通过从装置规格比和参考电流中获得无功电流得以促进。
[0025]为了概念上的方便，饱和FET的电流电压方程在这里用约定的阈值电压表示，其中阈值电压参数(“VT”)对N沟道增强型和P沟道增强型的FET都有积极作用。此外，没有被表示为一对端子间的电压，是参照不必要标出的接地端的。
[0026]图1展示了一个已知的轨对轨输出级中一对输出晶体管的结构20。如图所示，结构20包括PMOS FET22和NMOS FET24，两者的漏极26和28连在一起，共同接在负载30上，它们的源极32和34分别接在Vdd和Vss (负轨道和正轨道)上，它们的栅极40和42分别连接在P驱动输入44和N驱动输入46上。负载30接地，其电势通常介于Vdd和Vss。为了驱动结构20的晶体管,负载30中会产生一个电流,驱动电压必须适用于输入端44和46。当驱动电压加在输入端44上，FET22的源极到栅极电压(Vse)超出其PMOS阈值电压(Vtp)J^极26就会有电流流出。该电流由FET22的源极到栅极电压控制。当驱动电压加在输入端46上，FET24的栅极到源极电压(Ves)超出其NMOS阈值电压(Vtn)，漏极28就会有电流流入。该电流由FET24的源极到栅极电压控制。
[0027]负载30中，由FET22和24产生的总电流为流出漏极26和流入漏极28电流之差。因此，当流出漏极26的电流超过流出漏极28的电流，负载30就会有电流流出并流向地31。当流出漏极26的电流小于流入漏极28的电流，负载30上就会流过来自地31的电流。最终，当流出漏极26的电流等于流出漏极28的电流，输出级就被认为处在其无功点，没有电流流过负载30。在无功点处，流出漏极26的电流和流入漏极28的电流被称作FET22和24的无功电流(Iq)。`
[0028]图2展示了根据本发明的，提供高线性度和设计者可控的无功电流的电流。如图所示，输出级60包括一个PMOS FET62和一个NMOS FET64，它们的漏极连接在一起，并接在负载66上，它们的源极分别接在Vdd和Vss上。NMOS FET72也包含一个输出级，并且与NMOSFET64组成了一个电流镜74，NM0S FET76和NMOS FET78—起组成了一个双晶体管补充支路80。FET64的栅极连接在FET72的栅极和漏极以及FET78的漏极上。FET72的源极接在Vss上。FET78的源极和体端(为了消除衬底效应)连接在FET76的源极上。FET76的漏极接在Vdd上。PMOS FET62和NMOS FET76的栅极由Vin驱动，PMOS FET78的栅极连接在Vbias上。
[0029]电流镜74是用于在其末端返回一个接近其输入电流I1M倍电流In，NM0S FET64很好地由M个相同的NMOS FET72并联构成，并且放置在与FET72极为靠近的地方，这样能使温度差异最小化。
[0030]为了说明起见，图2和之后的图4、5、6展示了基于N阱COMS制造工艺制成的集成电路的例子。因此，在这些图中，所示的集成电路的P型基底暗中与Vss连接，在阱(“衬底”)连接没有明确展示出的PMOS晶体管中，衬底就连接在Vdd上。图2中，FET78的体端连接在源极端，消除了 FET78达到阈值电压时衬底-源极电压的影响。这里描述的所有电路在应用中也可以使用P井或其他CMOS工艺，或是根据本发明的，具有与图中不同的PMOS衬底连接的N井工艺。[0031]尽管电路60使用了 PMOS和NMOS FET62、64、72、76和78，但人们会发现这些元件可以用不同极性的FET、具有相同或是不同极性的BJT等代替。同样，尽管没有说明，但是FET76的漏极电流可以通过在Vdd与FET62源极和FET76漏极结点间插入电阻之类的方法，被恢复并且并入Itm。
[0032]输出级60的工作过程如下。负载66在由Vin和Vbias提供输入的控制下产生电流1jt。Iqut为推动电流Ip (由FET62漏极提供)和牵引电流In (由FET64漏极提供)之差。就像图1中FET22漏极流出的电流一样，电流Ip由Vin直接控制，并且是Vdd和Vin电压之差的函数。
[0033]不像图1中FET24漏极流入的电流，流入FET64漏极的电流In不是由单个的、专门的输入直接控制的。相反，电流In是信号Vin和Vbias之和的函数。根据Vin和Vbias处的电压，电流I1流过支路80。如下的详细描述中，支路80的动作类似于一个NMOS FET，其阈值电压由Vbias控制，跨导因数为FET76和78的结合。电流I1还流过电流镜74的FET72。根据电流镜74的电流比，电流In以流过FET72的电流I1的M倍的速率流入FET64的漏极。
[0034]图3展示了本发明高线性度的以及设计者可控的无功电流的性能。图3展示了作为Vin (图2)处输入信号的函数的电流IP、IdP Itot。从图3中可以看出，Ip和In在输入电压范围内表现为非线性。因为图2中每个FET在开启时都工作在饱和状态，电流Ip和In就具有平方律关系。对于NMOS FET，例如图2中的FET64来说，该平方律关系在算术上近似为:
In = KA.(VGSN — Vrx)2 (1)，其中In为图2中定义的NMOS FET的漏极电流，Kn为跨导因
数，VesN为栅极-源极电压，Vtn为阈值电压。对于PMOS FET0例如图2中的FET62来说，使
用之前描述的约定的阈值 电压，该平方律关系在算术上近似为:Ip = Kp(Vsgp-Vtp)2
(2)，其中Ip为图2中定义的PMOS FET的漏极电流，Kp为跨导因数，Vsep为源极-栅极电压，Vtp为阈值电压。
[0035]为了提高与图2有关的方程(I)和(2)的精确度，很明显地，对于PMOS FET62来说，Ip还可以用下面的方程表示:IP = KP(VDD-VIN-VTP)2(3)，或者，方程(3)可以按如下表示:
Ip = KpV^n — IKpVnnVm — ZKpVddVtp 十十十 KpV^p (斗)
[0036]同样的，要用Vin的形式表示电流In，输出级60的拓扑结构以及支路80和电流镜74的特性就需要被考虑在内。第一，观察输出级60的拓扑结构，很明显，FET76的栅极-源极电压Ves76加上FET78的源极-栅极电压Vse78等于输入信号电压Vin减去偏置电压VBIAS。该关系可以用下面的方程来表示:Ves76+VS(；78 = Vin-Vbias (5)。
[0037]此外，因为流入FET76漏极的电流Id76与流出FET78漏极的电流Id78相同，I1可以由下面的关系表示山=Id76 = Id78 (6)。
[0038]在平方律关系下，FET76中的电流可以近似于下面的方程:Id76=K76(Ves76-VT76)2(7)。其中K76为FET76的跨导因数，Ves76是栅极-源极电压，Vt76是阈值电压。方程(7)还可以被表示为:VGS76=VT76+(ID76/K76)1/2 (8)。
[0039]同样地，在平方律关系下，FET78中的电流可以近似于下面的方程:ID78 =K78(Vsg78-Vt78)2 (9)。其中K78为FET78的跨导因数，Vse78是源极-栅极电压，Vt78是阈值电压。方程(9)还可以被表示为:Vse78 = Vt78十(ID78/K78)1/2 (10)。[0040]结合方程(5)、(6)、(8)和(10)来解I1，很明显，I1可以用下面的方程来表示=I1 =Kc(Vin-Vbias-V176-Vt78)2 (11)，其中，Kc表示支路80的跨导因数，由下面的方程定义:KC = I/(1/Κ761/2+1/Κ781/2)2 (12)。
[0041]因为In由FET72中电流与电流镜74的电流比因数M按比例确定，并且因为FET72中的电流等于支路80中的电流I1，所以电流In可以由下面的方程表示:IN = MI1 =MKc(Vin-Vbias-Vt76-Vt78)2 (13)，或者表示为:
【权利要求】
1.一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的电路，当输入信号等于直流电压，偏置输入等于上述偏置电压时，在无功点就会产生一个无功电流，该电路包括:一个第一电流源，提供与上述无功电流成比例的第一电流；一个晶体管，其上通过第一电流的量至少包括上述第一电流的一部分，控制上述第一电流通过的量来响应输出电压，当上述输出电压等于上述直流电压，则晶体管通过的上述第一电流的量就等于上述第一电流；一个电流镜，电流镜输出端上通过的第二电流的量至少包括第二电流的一部分，控制上述第二电流通过的量来响应支路电流；一个第二电流源，产生上述第二电流，与上述无功电流成比例，并且引起输入电压的改变来响应上述电流镜通过的上述第 二电流的量；一个补充支路，其第一输入端由上述输入电压控制，第二输入端响应上述晶体管正在通过上述第一电流的量是否等于上述第一电流，输出端产生上述支路电流，其量响应上述支路的第一输入端和第二输入端，这样，当上述支路产生上述支路电流，引起上述电流镜通过上述第二电流的量等于上述第二电流，以及上述输入电压等于上述直流电压时，则上述偏置电压就会出现在上述第二输入端；为具有一个无功点的输出级产生偏置电压的方法，当输入信号等于直流电压，偏置输入等于上述偏置电压时，在无功点就会产生一个无功电流，该方法包括:产生一个第一电流，与上述使用第一电流源的无功电流成比例；在一个晶体管中，通过第一电流的量至少包括上述第一电流的一部分，控制上述第一电流通过的量来响应输出电压，当上述输出电压等于上述直流电压，则晶体管通过的上述第一电流的量就等于上述第一电流；在一个电流镜中，电流镜输出端上通过的第二电流的量至少包括第二电流的一部分，控制上述第二电流通过的量来响应支路电流；在一个第二电流源中，产生上述第二电流，与上述无功电流成比例，并且引起输入电压的改变来响应上述电流镜通过的上述第二电流的量；在一个补充支路中，其第一输入端由上述输入电压控制，第二输入端响应上述晶体管正在通过上述第一电流的量是否等于上述第一电流，输出端产生上述支路电流，其量响应上述支路的第一输入端和第二输入端，这样，当上述支路产生上述支路电流，引起上述电流镜通过上述第二电流的量等于上述第二电流，以及上述输入电压等于上述直流电压时，则上述偏置电压就会出现在上述第二输入端。
2.根据权利要求1所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的电路进一步包括上述输出级，上述输出级产生一个输出信号，使得负载上加上了一个负载电流，响应上述在信号输入端接收的输入信号，该电路包括:一个由上述输入信号控制的输出驱动器，至少控制部分上述负载上的负载电流；一个由上述输入信号和偏置电压控制的第二补充支路，产生一个第二支路电流；一个由上述第二支路电流控制的第二电流镜，至少控制部分上述负载上的负载电流；其中，上述输出驱动器是一个PMOS FET，其具有一个响应上述信号输入的栅极和一个驱动上述负载中负载电流的漏极；上述输出驱动器是一个NMOS FET，其具有一个响应上述信号输入的栅极和一个驱动上述负载中负载电流的漏极；上述驱动器包括:一个NPN型晶体管，其基极对上述信号输入作出响应，集电极驱动上述负载中的负载电流；一个第一 NPN型晶体管,其基极对上述信号输入作出响应，一个第二 NPN型晶体管，其基极对上述第一 NPN型晶体管的发射极作出响应，集电极驱动上述负载中的负载电流；上述输出级进一步包括:一个PNP型晶体管，其基极对位于上述NPN型晶体管集电极的电压作出响应，发射极引起上述NPN型晶体管基极减少对上述输入信号的响应；上述输出级进一步包括:一个PNP型晶体管，其基极对位于上述NPN晶体管的集电极作出响应，发射极引起上述NPN晶体管基极减少对上述输入信号的响应。
3.根据权利要求1所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的电路进一步包括上述输出级，上述输出级产生一个输出信号使得负载上加上了一个负载电流，响应上述在信号输入端接收的输入信号，该电路包括:一个由上述输入信号控制的输出驱动器，至少控制部分上述负载上的负载电流；一个由上述输入信号和偏置电压控制的第二补充支路，产生一个第二支路电流；一个由上述第二支路电流控制的第二电流镜，至少控制部分上述负载上的负载电流；其中，上述支路包括:一个具有一个栅极和一个源极的NMOS FET，其栅极对上述信号输入作出响应，一个具有一个栅极、一个漏极和一个源极的PMOS FET，其栅极对上述偏置电压作出响应，漏极让上述支路电流通过，并流向上述电流镜，源极对上述NMOS FET的源极作出响应；一个具有一个栅极和一个源极的PMOS FET，其栅极对上述信号输入作出响应，一个具有一个栅极、一个漏极和一个源极的NMOS FET，其栅极对上述偏置电压作出响应，漏极让上述支路电流通过，并流向上述电流镜，源极对上述PMOS FET的源极作出响应；一个具有一个栅极和一个源极的PMOS FET，其栅极对上述信号输入作出响应，一个具有一个发射极、一个基极和一个集电极的NPN型晶体管，其发射极对上述PMOS EFT的源极作出响应，基极对上述偏置电压作出响应，集电极让上述支路电流通过，并流向上述电流镜。
4.根据权利要求1所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的电路进一步包括上述输出级，上述输出级产生一个输出信号使得负载上加上了一个负载电流，响应上述在信号输入端接收的输入信号，该电路包括:一个由上述输入信号控制的输出驱动器，至少控制部分上述负载上的负载电流；一个由上述输入信号和偏置电压控制的第二补充支路，产生一个第二支路电流；一个由上述第二支路电流控制的第二电流镜，至少控制部分上述负载上的负载电流；其中，上述电流镜包括:一个具有一个漏极和一个栅极的第一 NMOS FET,其栅极对上述支路的输出作出响应，一个具有一个漏极和一个栅极的第二 NOMS FET，其漏极驱动上述负载中的负载电流，栅极对上述第一 NM`OS FET的漏极和栅极作出响应；一个具有一个漏极和一个栅极的第一 PMOS FET，其栅极对上述支路的输出作出响应，一个具有一个漏极和一个栅极的第二POMS FET，其漏极驱动上述负载中的负载电流，栅极对上述第一 PMOS FET的漏极和栅极作出响应。
5.根据权利要求1所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的电路进一步包括一个电容，通过防止振荡的产生来稳定上述电流；为具有一个无功点的输出级产生偏置电压的电路进一步包括一个共源共栅晶体管，使得位于上述电流镜输出端的电压得以稳定。
6.根据权利要求2所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:上述方法进一步产生一个输出信号，使得负载上加上了一个负载电流，响应一个在信号输入端接收的输入信号，上述方法进一步包括:使用一个输出驱动器，至少控制部分上述负载中的负载电流，来响应上述输入信号；在第二补充支路中产生一个第二支路电流，来响应上述输入信号和上述偏置电压；使用第二电流镜，至少控制部分上述负载中的负载电流，来响应上述产生于上述第二支路的第二支路电流；其中，上述输出驱动器是一个具有一个栅极和一个漏极的PMOS FET，其栅极对上述信号输入作出响应，漏极驱动上述负载中的负载电流；上述输出驱动器是一个具有一个栅极和一个漏极的NMOS FET，其栅极对上述信号输入作出响应，漏极驱动上述负载中的负载电流；一个NPN型晶体管，其基极对上述信号输入作出响应，集电极驱动上述负载中的负载电流；一个第一 NPN型晶体管，其基极对上述信号输入作出响应，一个第二 NPN型晶体管，其基极对上述第一 NPN型晶体管的发射极作出响应，集电极驱动上述负载中的负载电流；上述输出驱动器进一步包括一个PNP BJT，其基极对位于上述NPN型晶体管集电极的电压作出响应，发射极引起上述NPN晶体管基极减少对上述输入信号的响应；上述输出驱动器进一步包括一个PNP BJT，其基极对位于上述第二NPN型晶体管集电极的电压作出响应，发射极引起上述第一 NPN晶体管基极减少对上述输入信号的响应。
7.根据权利要求2所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:上述方法进一步产生一个输出信号，使得负载上加上了一个负载电流，响应一个在信号输入端接收的输入信号，上述方法进一步包括:使用一个输出驱动器，至少控制部分上述负载中的负载电流，来响应上述输入信号；在第二补充支路中产生一个第二支路电流，来响应上述输入信号和上述偏置电压；使用第二电流镜，至少控制部分上述负载中的负载电流，来响应上述产生于上述第二支路的第二支路电流；其中，上述第二支路包括:一个NMOS FET,其栅极对上述信号输入作出响应，一个具有一个栅极、一个漏极和一个源极的PMOS FET，其栅极对上述偏置电压作出响应，漏极让上述支路电流通过，并流向上述电流镜，源极对上述NMOS FET的源极作出响应；一个PMOS FET，其栅极对上述信号输入作出响应，一个具有一个栅极、一个漏极和一个源极的NMOS FET，其栅极对上述偏置电压作出响应，漏极让上述支路电流通过，并流向上述电流镜，源极对上述NMOS FET的源极端作出响应；一个PMOS FET，其栅极对上述信号输入作出响应，一个具有一个发射极、一个基极和一个集电极的NPN型晶体管，其发射极对上述PMOS EFT的源极作出响应，基极对上述偏置电压作出响应，集电极让上述支路电流通过，并流向上述电流镜。`
8.根据权利要求2所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:上述方法进一步产生一个输出信号，使得负载上加上了一个负载电流，响应一个在信号输入端接收的输入信号，上述方法进一步包括:使用一个输出驱动器，至少控制部分上述负载中的负载电流，来响应上述输入信号；在第二补充支路中产生一个第二支路电流，来响应上述输入信号和上述偏置电压；使用第二电流镜，至少控制部分上述负载中的负载电流，来响应上述产生于上述第二支路的第二支路电流；其中，上述第二电流镜包括:一个第一NMOS FET，其栅极对上述支路的输出作出响应，一个具有一个漏极和一个栅极的第二 NOMSFET,其漏极驱动上述负载中的负载电流，栅极对上述第一 NMOS FET的漏极和栅极作出响应；一个具有一个漏极和一个栅极的第一PMOS FET，其栅极对上述支路的输出作出响应，一个具有一个漏极和一个栅极的第二 POMS FET，其漏极驱动上述负载中的负载电流，栅极对上述第一 PMOS FET的漏极和栅极作出响应。
9.根据权利要求2所述的一种对控制输出级无功电流产生偏置电压的电路，其特征是:为具有一个无功点的输出级产生偏置电压的方法进一步包括使用一个电容，通过防止振荡的产生来稳定上述电流；为具有一个无功点的输出级产生偏置电压的方法进一步包括使用一个共源共栅晶体管，使得位于上述电流镜输出端的电压得以稳定。
【文档编号】H03K19/0944GK103780247SQ201310611682
【公开日】2014年5月7日 申请日期:2013年11月26日 优先权日:2013年11月26日
【发明者】不公告发明人 申请人:苏州贝克微电子有限公司