高速高输出幅值的驱动电路的制作方法
【专利摘要】本发明公开了一种高速高输出幅值的驱动电路，在驱动电路的过冲抑制模块与输出驱动模块之间插入栅电压检测和栅电压控制模块。该电路通过栅电压检测、栅电压控制等模块配合，能够方便和准确的同步跟踪并检测输出驱动模块的栅极电压，并产生相应的控制信号，使输出驱动模块中的PMOS充分的导通或截止，保证系统总线BUS、XBUS的电平满足总线系统要求，使接收器正确接收数据，从而提高数据通信的可靠性及应用环境的适应性。
【专利说明】高速高输出幅值的驱动电路
【技术领域】
[0001]本发明涉及半导体集成电路，具体涉及用于高速感性负载的驱动电路。
【背景技术】
[0002]目前用于感性负载的驱动电路的组成主要由发送器逻辑模块、预驱动及过冲抑制模块、输出驱动器件构成，以下对各模块进行简要介绍。
[0003]发送器逻辑模块由多个非门、与非门和或非门组成。主要实现三个功能:信号整形；TXA和XTXA的差分信号输出、同相信号屏蔽；使能信号控制。该模块是驱动电路所共有的，实现了协议芯片对发送器的控制。
[0004]预驱动及过冲抑制模块主要由多级级联的反相器和过冲抑制电路构成，实现对输出驱动器件的驱动和抑制输出电压过冲。输出驱动器件一般由大尺寸、高耐压的功率器件构成，如LDMOS管等，实现对感性负载驱动。
[0005]对于采用预驱动及过冲抑制模块和输出驱动器件构成的发送器结构，发送模块为两路具有过冲抑制作用的驱动器，两路驱动器分时工作，对其前级的输出信号进行反相，并驱动变压器负载。同时为满足高的输出电压幅值，通常采用PMOS管作为输出驱动器件。但采用上述方法实现的收发器，在高速应用情况下，为了防止输出电压过冲，输出驱动PMOS管的栅极电流不能快速泄放，并且使输出驱动PMOS管的栅极电压不能达到“O”电平，造成输出驱动PMOS管导通电阻变大，输出电压幅值不能满足总线协议的指标要求，即通常对于电源电压为3.3V的电路系统，输出高电平需要大于等于3V，从而影响协议芯片的正常工作。
【发明内容】
[0006]本发明的目的在于提供一种高速高输出幅值的驱动电路。
[0007]为达到上述目的，本发明采用了以下技术方案。
[0008]包括发送器逻辑模块、同相预驱动模块、反相预驱动模块、同相过冲抑制模块、反相过冲抑制模块、同相输出驱动器件、反相输出驱动器件、同相端控制模块以及反相端控制模块，所述发送器逻辑模块与同相预驱动模块以及反相预驱动模块相连，同相预驱动模块与同相过冲抑制模块相连，反相预驱动模块与反相过冲抑制模块相连，同相端控制模块与同相过冲抑制模块以及同相输出驱动器件相连，反相端控制模块与反相过冲抑制模块以及反相输出驱动器件相连。
[0009]所述同相输出驱动器件以及反相输出驱动器件米用PMOS管。
[0010]所述同相端控制模块通过采样同步跟踪监测同相输出驱动器件的栅极电压；若达到了同相输出驱动器件的栅极电压泄放点或充电点时，同相端控制模块利用自身产生的输出端栅极电压控制信号对同相过冲抑制信号进行快速放电或充电，实现对同相输出驱动器件的控制。
[0011]所述反相端控制模块通过采样同步跟踪监测反相输出驱动器件的栅极电压；若达到了反相输出驱动器件的栅极电压泄放点或充电点时，反相端控制模块利用自身产生的输出端栅极电压控制信号对反相过冲抑制信号进行快速放电或充电，实现对反相输出驱动器件的控制。
[0012]所述同相端控制模块包括同相栅极电压检测模块以及与同相栅极电压检测模块相连的同相栅极电压控制模块，同相过冲抑制模块与同相栅极电压检测模块相连，同相输出驱动器件与同相栅极电压控制模块以及同相栅极电压检测模块相连。
[0013]所述同相栅极电压检测模块包括第一分压电阻、第二分压电阻以及第一反相器，第一分压电阻的一端与同相过冲抑制模块的输出端相连，第一分压电阻的另一端与第一反相器的输入端相连，第二分压电阻的一端与第一反相器的输入端相连，第二分压电阻的另一端与同相输出驱动器件的栅极相连，第一反相器的输出端与同相栅极电压控制模块的输入端相连。
[0014]所述同相栅极电压控制模块包括第一 PMOS管和第一 NMOS管，第一 PMOS管的栅极与同相栅极电压检测模块相连(具体为第一 PMOS管的栅极接同相栅极电压检测模块中的第一反相器的输出端)，第一 PMOS管的源极与3.3V电压源相连，第一 PMOS管的漏极与同相输出驱动器件的栅极相连，第一 NMOS管的栅极与同相栅极电压检测模块相连(具体为第一NMOS管的栅极接同相栅极电压检测模块中的第一反相器的输出端)，第一 NMOS管的源极接地，第一 NMOS管的漏极与同相输出驱动器件的栅极相连。
[0015]所述反相端控制模块包括反相栅极电压检测模块以及与反相栅极电压检测模块相连的反相栅极电压控制模块，反相过冲抑制模块与反相栅极电压检测模块相连，反相输出驱动器件与反相栅极电压控制模块以及反相栅极电压检测模块相连。
[0016]所述反相栅极电压检测模块包括第三分压电阻、第四分压电阻以及第二反相器，第三分压电阻的一端与反相过冲抑制模块的输出端相连，第三分压电阻的另一端与第二反相器的输入端相连，第四分压电阻的一端与第二反相器的输入端相连，第四分压电阻的另一端与反相输出驱动器件的栅极相连，第二反相器的输出端与反相栅极电压控制模块的输入端相连。
[0017]所述反相栅极电压控制模块包括第二 PMOS管和第二 NMOS管，第二 PMOS管的栅极与反相栅极电压检测模块相连(具体为第二 PMOS管的栅极接反相栅极电压检测模块中的第二反相器的输出端)，第二 PMOS管的源极与3.3V电压源相连，第二 PMOS管的漏极与反相输出驱动器件的栅极相连，第二 NMOS管的栅极与反相栅极电压检测模块相连(具体为第二NMOS管的栅极接反相栅极电压检测模块中的第二反相器的输出端)，第二 NMOS管的源极接地，第二 NMOS管的漏极与反相输出驱动器件的栅极相连。
[0018]本发明的有益效果是:
[0019]本发明在驱动电路的过冲抑制模块与输出驱动器件之间插入控制模块(反相端控制模块以及同相端控制模块)，该控制模块通过同步跟踪并检测输出驱动器件的栅极电压，产生相应的控制信号，使输出驱动器件中的PMOS充分的导通或截止，在满足输出电压过冲要求的条件下，提高了输出驱动PMOS管的栅极电流泄放速度，减小了输出驱动PMOS管导通电阻，使输出电压幅值满足总线协议的指标要求，保证系统总线BUS、XBUS的电平满足总线系统要求，使接收器正确接收数据，从而提高数据通信的可靠性及应用环境的适应性。【专利附图】
【附图说明】
[0020]图1为现有感性负载的驱动电路的结构不意图；
[0021]图2为图1所示驱动电路中发送器预驱动模块、过冲抑制模块及输出驱动器件结构示意图；
[0022]图3为基于图1所示驱动电路的变压器副边波形图；
[0023]图4为本发明所述高速高输出幅值的驱动电路框图；
[0024]图5为本发明所述闻速闻输出幅值的驱动电路实例图；
[0025]图6为本发明所述驱动电路的变压器副边波形图；
[0026]图中:1为同相端控制模块，2为反相端控制模块，3为同相预驱动模块，4为反相预驱动模块，5为同相输出驱动器件，6为反相输出驱动器件，7为同相过冲抑制模块，8为反相过冲抑制模块，9为发送器逻辑模块，10为同相栅极电压检测模块，11为同相栅极电压控制模块，12为同相栅极电压采样信号端，13为输出端栅极电压控制信号，14为同相栅极电压检测模块的输出端栅极电压控制信号，20为反相栅极电压检测模块，21为反相栅极电压控制模块，22为反相栅极电压采样信号端，23为输出端栅极电压控制信号，24为反相栅极电压检测模块的输出端栅极电压控制信号，70为同相过冲抑制信号，80为反相过冲抑制信号，510为同相输出驱动PMOS管，610为反相输出驱动PMOS管，710为第三PMOS管，711为第一电阻，712为第三NMOS管，713为第一电容，714为第二电阻，715为第三PMOS管的栅极，716为第一电阻的输入端，717为第二电阻的输入端，810为第四PMOS管，811为第三电阻，812为第四NMOS管，813为第二电容，814为第四电阻，815为第四PMOS管的栅极，816为第三电阻的输入端，817为第四电阻的输入端，1101为第一分压电阻，1102为第一反相器，1103为同相过冲抑制模块的输出端，1104为第一反相器的输入端，1105为栅极控制信号，1106为第二分压电阻，1111为同相栅极电压控制模块的输入端，1112为第一 PMOS管，1113为第一 NMOS管，2101为第三分压电阻，2102为第二反相器，2103为反相过冲抑制模块的输出端，2104为第二反相器的输入端，2105为栅极控制信号，2106为第四分压电阻，2111为反相栅极电压控制模块的输入端，2112为第二 PMOS管，2113为第二 NMOS管，CBUS为同相预驱动模块输入端，XCBUS为反相预驱动模块输入端，BUS为变压器同相端，XBUS为变压器反相端，TX为发送器同相数字输入端，XTX为发送器反相数字输入端。
【具体实施方式】
[0027]下面结合附图和实施例对本发明进行详细说明。
[0028]参见图4，本发明所述高速高输出幅值的驱动电路包括发送器逻辑模块9、同相预驱动模块3、反相预驱动模块4、同相过冲抑制模块7、反相过冲抑制模块8、同相输出驱动器件5、反相输出驱动器件6、同相端控制模块I以及反相端控制模块2，所述发送器逻辑模块9与同相预驱动模块3以及反相预驱动模块4相连，同相预驱动模块3与同相过冲抑制模块7相连，反相预驱动模块4与反相过冲抑制模块8相连，同相端控制模块I与同相过冲抑制模块7以及同相输出驱动器件5相连，反相端控制模块2与反相过冲抑制模块8以及反相输出驱动器件6相连，变压器同相端BUS与同相输出驱动器件5相连，变压器反相端XBUS与反相输出驱动器件6相连。
[0029]所述同相输出驱动器件5以及反相输出驱动器件6米用PMOS管。[0030]所述同相端控制模块I包括同相栅极电压检测模块10以及与同相栅极电压检测模块10相连的同相栅极电压控制模块11，同相过冲抑制模块7与同相栅极电压检测模块10相连，同相输出驱动器件5与同相栅极电压控制模块11以及同相栅极电压检测模块10相连。
[0031]反相端控制模块与同相端控制模块结构相同。所述反相端控制模块2包括反相栅极电压检测模块20以及与反相栅极电压检测模块20相连的反相栅极电压控制模块21，反相过冲抑制模块8与反相栅极电压检测模块20相连，反相输出驱动器件6与反相栅极电压控制模块21以及反相栅极电压检测模块20相连。
[0032]所述同相栅极电压检测模块10通过同相栅极电压采样信号端12采样同相过冲抑制信号70的电压信号，若达到了同相输出驱动PMOS管510的栅极电压泄放点时，同相栅极电压检测模块10的输出端栅极电压控制信号14送至同相栅极电压控制模块11，同相栅极电压控制模块11产生输出端栅极电压控制信号13 ;利用输出端栅极电压控制信号13对同相过冲抑制信号70进行快速放电，实现了对同相输出驱动器件5的控制，达到对栅极电流进行迅速泄放的目的。同时，同相端控制模块也可实现对同相过冲抑制信号70进行快速充电的作用，保证了输出信号的上升沿和下降沿对称，使输出电压幅值和输出波形满足系统要求，提高数据通信的可靠性。
[0033]所述反相栅极电压检测模块20通过反相栅极电压采样信号端22采样反相过冲抑制信号80的电压信号，若达到了反相输出驱动PMOS管610的栅极电压泄放点时，反相栅极电压检测模块20的输出端栅极电压控制信号24送至反相栅极电压控制模块21，反相栅极电压控制模块21产生输出端栅极电压控制信号23 ;利用输出端栅极电压控制信号23对反相过冲抑制信号80进行快速放电，实现了对反相输出驱动器件6的控制，达到对栅极电流进行迅速泄放的目的。同时，反相端控制模块也可实现对反相过冲抑制信号80进行快速充电的作用，保证了输出信号的上升沿和下降沿对称，使输出电压幅值和输出波形满足系统要求，提高数据通信的可靠性。
[0034]实施例
[0035]为了提高输出驱动PMOS管的栅极电流泄放速度，需要同步跟踪输出驱动PMOS管的栅极电压，当栅极电流泄放到某个合适点时，即该点电压不会引起过大的输出过冲电压时，迅速将栅极的剩余电荷彻底释放，不但可以解决高速应用的速度问题，而且也不会引起大的过冲电压。同时，可以使输出驱动PMOS管的栅极电压尽可能的接近“O”电平，从而减小输出驱动PMOS管导通电阻，满足输出电压幅度的要求。为了保证输出信号的上升沿和下降沿对称，可以设计充电管对输出驱动PMOS管的栅极进行充电，使输出电压幅值和输出波形满足总线系统要求。
[0036]基于以上分析，在允许的输出电压过冲幅度条件下，为了提高输出驱动PMOS管的栅极电流泄放速度，本发明提供了一种高速高输出幅值的驱动电路，如图5所示，包括同相端控制模块1、反相端控制模块2、同相预驱动模块3、反相预驱动模块4、同相输出驱动器件
5、反相输出驱动器件6、同相过冲抑制模块7、反相过冲抑制模块8。
[0037]所述同相输出驱动器件5米用同相输出驱动PMOS管510。所述反相输出驱动器件6采用反相输出驱动PMOS管610。
[0038]所述同相端控制模块I包括同相栅极电压检测模块10以及同相栅极电压控制模块11。
[0039]同相栅极电压检测模块10包括第一分压电阻1101、第二分压电阻1106和第一反相器1102。第一分压电阻1101 —端接同相过冲抑制模块的输出端1103,另一端接第一反相器1102的输入端1104,第二分压电阻1106 —端接第一反相器1102的输入端1104,另一端接同相输出驱动PMOS管510的栅极，第二反相器1102的输出端接同相栅极电压控制模块11的输入端1111。
[0040]同相栅极电压控制模块11包括第一 PMOS管1112和第一 NMOS管1113。第一反相器1102的输出端接第一 PMOS管1112的栅极，第一 PMOS管1112的源极接3.3V电压源，第一 PMOS管1112的漏极接同相输出驱动PMOS管510的栅极；第一反相器1102的输出端接第一 NMOS管1113的栅极，第一 NMOS管1113的源极接地，第一 NMOS管1113的漏极接同相输出驱动PMOS管510的栅极。
[0041]所述反相端控制模块2包括反相栅极电压检测模块20、反相栅极电压控制模块21。反相栅极电压检测模块20、反相栅极电压控制模块21分别与同相栅极电压检测模块
10、同相栅极电压控制模块11对应相同。
[0042]所述同相预驱动模块3 (pre_driver)的输出端接第三PMOS管的栅极以及第三NMOS管的栅极。
[0043]所述反相预驱动模块4 (Xpre_driver)的输出端接第四PMOS管的栅极以及第四NMOS管的栅极。
[0044]同相输出驱动PMOS管510源极接3.3V电压源，同相输出驱动PMOS管510漏极接变压器同相端BUS，同相输出驱动PMOS管510栅极接栅极控制信号1105，同相输出驱动PMOS管510衬底接3.3V电压源。
[0045]所述反相输出驱动器件6与同相输出驱动器件5相同。
[0046]所述同相过冲抑制模块7包括第三PMOS管710、第一电阻711、第二电阻714、第三NMOS管712及第一电容713。同相预驱动模块的输出端接第三PMOS管710的栅极715，第三PMOS管710的源极接3.3V电压源，第三PMOS管710的漏极接第二电阻714的输入端717 ;同相预驱动模块的输出端接第三NMOS管712的栅极，第三NMOS管712的源极接地，第三NMOS管712的漏极接第一电阻711的输入端716 ;第一电容713 —端接地，另一端接第二电阻714的输入端717 ;第一电阻711的另一端接第二电阻714的输入端717 ;第二电阻714的另一端接同相端控制模块I的输入端。
[0047]所述反相过冲抑制模块8与同相过冲抑制模块7相同。
[0048]当同相过冲抑制模块7的第三NMOS管712导通时，同相输出驱动PMOS管栅极控制信号1105放电，即栅极控制信号1105从高电平向低电平转变，同时，同相栅极电压检测模块10的输入端也从高电平向低电平转变，当达到由第一电阻711、第二电阻714、第一分压电阻1101和第二分压电阻1106的阻值设置的泄放点时，同相栅极电压检测模块10的反相器输出端为高电平，从而使同相栅极电压控制模块11的第一 NMOS管1113导通，使同相输出驱动PMOS管510栅极控制信号1105的电平迅速的转为零电平，使同相输出驱动PMOS管510充分导通，保证同相输出驱动PMOS管510漏极输出电压幅值满足系统要求。
[0049]当同相过冲抑制模块7的第三PMOS管710导通时，同相输出驱动PMOS管510栅极控制信号1105充电，即栅极控制信号1105从低电平向高电平转变，同时，同相栅极电压检测模块10的输入端也从低电平向高电平转变，当达到由第一电阻711、第二电阻714、第一分压电阻1101和第二分压电阻1106的阻值设置的充电点时，同相栅极电压检测模块10的反相器输出端为低电平，从而使同相栅极电压控制模块11的第一 PMOS管1112导通，快速的使同相输出驱动PMOS管510栅极控制信号1105的电平为电源电平，使同相输出驱动PMOS管510充分关闭，保证同相输出驱动PMOS管510漏极输出电压幅值满足系统要求，保证了输出信号的上升沿和下降沿对称，提高数据通信的可靠性。
[0050]为了保证以变压器为负载的总线系统正常工作，系统必须由同相端控制模块I与反相端控制模块2构成，并且反相端控制模块2与上述同相端控制模块I工作方式相同，区别仅是反相端控制模块2与同相端控制模块I的输出信号的相位差为180度。
[0051]从图6可以看出，与现有驱动电路相比，本发明可以获得满足要求的输出电压幅值。
[0052]通过高速高输出幅值的驱动电路，利用同相/反相栅极电压检测模块同步跟踪、监测输出驱动PMOS管的栅极电压是否达到了 PMOS管的栅极电压放电/充电点；若达到栅极电压放电/充电点时，栅极电压控制模块由放电/充电管对输出驱动PMOS管的栅极进行迅速放电/充电，控制输出驱动器件的导通程度，并且通过合理的设计栅极电压放电/充电点，不会引起输出过冲，而使输出电压幅值和输出波形满足总线系统要求，提高数据通信的可靠性及应用环境的适应性。
【权利要求】
1.一种高速高输出幅值的驱动电路，其特征在于:包括发送器逻辑模块(9)、同相预驱动模块(3)、反相预驱动模块(4)、同相过冲抑制模块(7)、反相过冲抑制模块(8)、同相输出驱动器件(5)、反相输出驱动器件(6)、同相端控制模块(I)以及反相端控制模块(2)，所述发送器逻辑模块(9)与同相预驱动模块(3)以及反相预驱动模块(4)相连，同相预驱动模块(3)与同相过冲抑制模块(7)相连，反相预驱动模块(4)与反相过冲抑制模块(8)相连，同相端控制模块(I)与同相过冲抑制模块(7)以及同相输出驱动器件(5)相连，反相端控制模块(2)与反相过冲抑制模块(8)以及反相输出驱动器件(6)相连。
2.根据权利要求1所述一种高速高输出幅值的驱动电路，其特征在于:所述同相输出驱动器件(5)以及反相输出驱动器件(6)采用PMOS管。
3.根据权利要求1所述一种高速高输出幅值的驱动电路，其特征在于:所述同相端控制模块(I)通过采样同步跟踪监测同相输出驱动器件(5)的栅极电压；若达到了同相输出驱动器件(5)的栅极电压泄放点或充电点时，同相端控制模块(I)利用自身产生的输出端栅极电压控制信号(13)对同相过冲抑制信号(70)进行放电或充电，实现对同相输出驱动器件(5)的控制。
4.根据权利要求1所述一种高速高输出幅值的驱动电路，其特征在于:所述反相端控制模块(2)通过采样同步跟踪监测反相输出驱动器件(6)的栅极电压；若达到了反相输出驱动器件(6)的栅极电压泄放点或充电点时，反相端控制模块(2)利用自身产生的输出端栅极电压控制信号(23)对反相过冲抑制信号(80)进行放电或充电，实现对反相输出驱动器件(6)的控制。
5.根据权利要求1所述一种高速高输出幅值的驱动电路，其特征在于:所述同相端控制模块(I)包括同相栅极电压检测模块(10)以及与同相栅极电压检测模块(10)相连的同相栅极电压控制模块(11)，同相过冲抑制模块(7)与同相栅极电压检测模块(10)相连，同相输出驱动器件(5)与同相栅极电压控制模块(11)以及同相栅极电压检测模块(10)相连。
6.根据权利要求5所述一种高`速高输出幅值的驱动电路，其特征在于:所述同相栅极电压检测模块(10)包括第一分压电阻(1101)、第二分压电阻(1106)以及第一反相器(1102)，第一分压电阻(1101)的一端与同相过冲抑制模块(7)的输出端(1103)相连，第一分压电阻(1101)的另一端与第一反相器(1102)的输入端(1104)相连，第二分压电阻(1106)的一端与第一反相器(1102)的输入端(1104)相连,第二分压电阻(1106)的另一端与同相输出驱动器件(5)的栅极相连，第一反相器(1102)的输出端与同相栅极电压控制模块(11)的输入端(1111)相连。
7.根据权利要求5所述一种高速高输出幅值的驱动电路，其特征在于:所述同相栅极电压控制模块(11)包括第一 PMOS管(1112)和第一 NMOS管(1113)，第一 PMOS管(1112)的栅极与同相栅极电压检测模块(10)相连，第一 PMOS管(1112)的源极与电压源相连，第一PMOS管(1112)的漏极与同相输出驱动器件(5)的栅极相连，第一 NMOS管(1113)的栅极与同相栅极电压检测模块(10)相连，第一 NMOS管(1113)的源极接地，第一 NMOS管(1113)的漏极与同相输出驱动器件(5)的栅极相连。
8.根据权利要求1所述一种高速高输出幅值的驱动电路，其特征在于:所述反相端控制模块(2)包括反相栅极电压检测模块(20)以及与反相栅极电压检测模块(20)相连的反相栅极电压控制模块(21)，反相过冲抑制模块(8)与反相栅极电压检测模块(20)相连，反相输出驱动器件(6)与反相栅极电压控制模块(21)以及反相栅极电压检测模块(20)相连。
9.根据权利要求8所述一种高速高输出幅值的驱动电路，其特征在于:所述反相栅极电压检测模块(20)包括第三分压电阻(2101)、第四分压电阻(2106)以及第二反相器(2102)，第三分压电阻(2101)的一端与反相过冲抑制模块(8)的输出端(2103)相连，第三分压电阻(2101)的另一端与第二反相器(2102)的输入端(2104)相连，第四分压电阻(2106)的一端与第二反相器(2102)的输入端(2104)相连，第四分压电阻(2106)的另一端与反相输出驱动器件(6)的栅极相连，第二反相器(2102)的输出端与反相栅极电压控制模块(21)的输入端(2111)相连。
10.根据权利要求8所述一种高速高输出幅值的驱动电路，其特征在于:所述反相栅极电压控制模块(21)包括第二 PMOS管(2112)和第二 NMOS管(2113)，第二 PMOS管(2112)的栅极与反相栅极电压检测模块(20)相连，第二 PMOS管(2112)的源极与电压源相连，第二PMOS管(2112)的漏极与反相输出驱动器件(6)的栅极相连，第二 NMOS管(2113)的栅极与反相栅极电压检测模块(20 )相连，第二 NMOS管(2113 )的源极接地，第二 NMOS管(2113 )的漏极与反相输出驱动器件(·6)的栅极相连。
【文档编号】H03K19/0185GK103716036SQ201310656996
【公开日】2014年4月9日 申请日期:2013年12月5日 优先权日:2013年12月5日
【发明者】杨力宏, 季轻舟, 赵光炜, 汪西虎, 张冰 申请人:中国航天科技集团公司第九研究院第七七一研究所