使用集成电路引脚作为限流输入和开漏输出的系统和方法
【专利摘要】一种集成电路，包括至少一个引脚且具有连接在基准电压和至少一个引脚之间的至少一个电阻器。电流测量电路在至少一个电阻器两端施加电压，并响应于电压在第一操作模式下测量至少一个引脚处的电流。测得的电流实现集成电路的电流限制设定点的确定。在第二操作模式下，至少一个电阻器包括上拉电阻器，且连接至至少一个电阻器的至少一个引脚包括开漏输出。
【专利说明】使用集成电路引脚作为限流输入和开漏输出的系统和方法
[0001]本申请是PCT国际申请号PCT/US2010/025911、国际申请日2010年3月2日、中国国家申请号201080015820.8、名称为“使用集成电路引脚作为限流输入和开漏输出的系统和方法”的申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请要求2009年4月8日提交的、题为APPARATUS FOR MULTIPLEXING ACURRENT LIMITING INPUT TO AN OPEN DRAIN OUTPUT (用于将限流输入多路复用到开漏输出的装置)的美国临时专利申请N0.61/167，770的优先权，该申请通过引用结合于此。
【技术领域】
[0004]本发明涉及多功能集成电路引脚，尤其涉及将集成电路引脚用作限流输入和开漏输出。
[0005]背景
[0006]通常，集成电路封装包括执行特定功能的输入/输出引脚。然而，随着特定集成电路内实现的功能数的增加，增加集成电路的I/o引脚数的需要也相应地增加。因此，将集成电路的I/o引脚用于不同类型的功能的能力向设计者提供极大益处，其益处在于由在多种操作模式下使用I/o引脚的能力实现相对于集成电路较小的硬件需求。因此，需要将集成电路的I/o引脚用于不同操作类型的能力。
[0007]概述
[0008]如本文公开和描述的，本发明的一个方面包括含有至少一个引脚的集成电路。至少一个电阻器连接在基准电压和至少一个引脚之间。电流测量电路在至少一个电阻器两端施加电压，并在第一操作模式下响应于该电压测量至少一个引脚处的电流。该电流实现集成电路的电流限制设定点的确定。在第二操作模式下，至少一个电阻器包括上拉电阻器，且至少一个引脚包括开漏输出。
[0009]附图简述
[0010]为了更全面地理解，现参照下面结合附图进行的描述，在附图中:
[0011]图1是将集成电路的输出引脚用于限流输入和开漏输出的方式的框图；
[0012]图2是其中可实现图1的电路的USB端口电源控制器的框图；
[0013]图3是其中可实现图1的电路的集成开关热交换控制器的框图；
[0014]图4示出用于监视图1的电路的限流输入的实施例；以及
[0015]图5是描述图1的电路的操作的流程图。
[0016]现在参考附图，其中在全部附图中相同的附图标记用来指代相同的要素，阐述和描述了使用集成电路引脚作为限流输入和开漏输出的系统和方法的多个视图和实施例，还描述了其它可能的实施例。这些附图不一定是按比例绘制的，而且仅为说明目的起见，在某些实例中有几处已将附图放大和/或简化。本领域普通技术人员将理解基于以下可行实施例的示例的许多可能的应用和变型。
[0017]现在参考附图，尤其是图1，示出将集成电路的引脚用作限流输入和开漏输出的电路的框图。以低成本、低引脚数封装来组装诸如USB功率开关之类的大多数低电压限流功率开关。图1所示的实现将两个常见的功率开关功能组合到单个引脚102。这些功能包括电流限制设定输入和故障输出。标准的8引脚输出引脚集成电路104包括连接在对集成电路304的VDD供电(其中VDD=VIN)和故障输出引脚102之间的应用电阻器106。故障输出引脚102还连接至某种类型的下游电路逻辑110的高阻抗输入108。电阻器106的值被选择成当集成电路104将小电压施加在电阻器106两端时，所得的穿过电阻器的电流由集成电路104测量然后乘以预定值，以利用电流测量逻辑112确定集成电路104的限流设定点。在系统启动期间电阻器106只读取一次，且一旦电路104开启，开关就被启用。由集成电路104读取的电流被存储在相关联的存储器寄存器114内，用作限流设定点。
[0018]对于小电压，选择0.6伏，使得对于与集成电路104连接的下游逻辑110，VDD -0.6伏仍高于电压阈值。这防止了在电阻器值读取期间的故障误读。一旦已经由集成电路104建立限流设定点，则电阻器106可与输出引脚102—起用作对下游逻辑110的开漏输出。这向标准输出引脚封装提供有价值的特征。通过改变电阻器106来改变限流设定点的能力非常有价值，因为这是这种类型的各部分的主要规范特征。这使得用户能够将电流限制编程到其特定的系统要求中。因此，利用这种配置实现限流电阻器以便最初用于建立集成电路104的电流限制，并且在启动后使电阻器能用作开漏输出上拉。这提供了增加到具有向后可兼容升级路径的工业标准8-引脚的输出引脚的有价值的功能。
[0019]现在参照图2和3，示出可使用图1的电路的封装的两个示例。如USB功率开关之类的大多数低电流电压限流功率开关以低成本低输出引脚封装实现。图2的封装包括标准8引脚的输出引脚配置。GND引脚提供至接地的IC基准连接。VIN引脚提供包括受控供电输入的芯片偏压。从VIN引脚提供芯片偏压。在小于2.5伏的VIN下，芯片在功能上禁
用，且与FH；T —I和mr —2引脚相关联的故障锁存器被清空并浮置。另外，0爪_1和
0UT_2被保持为低。ENABLE_1和ENABLE_2引脚包括用于启用和禁用开关的通道启用输入。
[0020]FAULT — I和FAUL — 2引脚包括通道过电流故障NOT指示符。参考图1描述的附连到这些引脚中的每一个的上拉电阻器106的值独立地确定每个开关202的限流水平。从这些引脚中的每一个提供的过电流指示符浮置并被禁用，直到施加在VIN处的电压大于
2.2伏。该输出在过电流超时周期已经到期之后下拉，且总是保持锁定直到施加到相关联的通道的启用引脚的启用信号被去断言(deasserted)。0UT_1和0UT_2引脚包括连接到受保护负载的通道电压输出。在来自OUT引脚的过电流情况后，IOUT被限流至最小值0.7安或1.1安。电流限制响应时间在200微秒内。对于锁定或自动重试版本，该输出在关闭之前将保持在电流限制为标称的12微秒。该电路提供M0SFET204中的感测，其允许过电流事件的快速控制。一旦检测到过电流情况，电路就进入电流调节控制模式。
[0021]电流限制由开漏上拉电阻器106的值设定，且被限于最大值4安。在初始偏置后，读取电阻器值，并且确定和存储电流限制水平。该设备提供全独立双通道过电流故障保护电路。每个通道包含N沟道或P沟道MOSFET功率开关204用于功率控制。此处示出N沟道M0SFET。独立启用输入和故障报告输出与2.5伏至5伏逻辑启用外部控制监视兼容。
[0022]现在参考图3，示出可利用图1的电路的替换封装。尽管封装的内部电路是不同的，然而外部电阻器106能够以之前参考图2描述的类似方式设定OUT引脚之一上的限制电流。图3的配置包括与电阻器相连接的单个输出FAULT引脚，而不是之前参考图2描述的双通道模式。然而，关于电路的FAULT输出引脚，图1的电路的操作与上述讨论相同。
[0023]现在参照图4，示出在参考图1描述的集成电路104内的电阻器读取器电路/电流测量逻辑的一个实施例，用于确定故障输出引脚102处限流电阻器106的值。输出引脚102连接至放大器402的反相输入。晶体管404的栅极连接到放大器402的输出。晶体管404的漏极/源极路径连接在故障引脚102和节点406之间。放大器402的非反相输入端连接至节点408。电阻器410连接在VDD与节点408之间。晶体管412具有在节点408与节点414之间连接的漏极/源极路径。晶体管412的栅极在节点418连接至放大器416的输出。放大器416的反相输入连接至节点414，且放大器416的非反相输入连接成接收基准电压信号。电阻器420连接在节点414与接地之间。N位模数转换器(ADC) 422连接至节点406。N位ADC422由连接在节点406和接地之间的可变电流源424构成。比较器426的输入连接至节点406，且其输出连接至连续逼近寄存器428。比较器426的其它输入可大概在干线至干线电压的摆动范围内的任何位置。节点406具有注入顶部的固定电流和从底部汲取的固定电流，因此包括非常高阻抗的节点。连续逼近寄存器428的输出连接到与校准电路432相连接的加法器电路430。
[0024]在启动时，当故障引脚102为逻辑“高”电平时，模数转换器422扫描上拉电阻器106的值而不将故障引脚102拉低至下一逻辑级110的阈值电压之下。复位/上拉电阻器106被选择成在IOk至300k欧姆范围为精确的。上拉供电VDD必须还包括芯片供电。该特征对于标准存货是显然的，且不需要由于电阻器BOM变化弓I起的PCB变化。
[0025]现在参考图5，示出的是对图1的电路系统的操作做一般性描述的流程图。最初，在步骤502，由集成电路104通过输出引脚102向电阻器106施加小电压。响应于上拉电阻器106两端的电压，在步骤504测量引脚102处的电流。在步骤506，该测得的电流乘以预定值以生成集成电路104的设定电流限制。在步骤508，该电流限制值被存储在集成电路104内的相关联寄存器中。在步骤510，利用所建立的电流限制在集成电路内操作开关。在步骤512，然后可将引脚102和相关联的上拉电阻器106用作开漏驱动器以驱动下游逻辑。
[0026]得益于本公开内容的本领域的技术人员将意识到将集成电路引脚用作限流输入和开漏输出的该系统和方法为有限的引脚封装提供了多个引脚选项。应当理解的是，本文中的附图和详细描述应被认为是解说性而不是限制性的，而且不旨在受限于所公开的特定形式和示例。反之，如所附权利要求所限定地，在不背离本发明的精神和范围的情况下，包括的是对本领域的普通技术人员而言显而易见的任何进一步修改、变化、重新排列、替换、替代物、设计选择以及实施例。因此，旨在使所附权利要求被解释为涵盖所有这些进一步修改、变化、重新排列、替换、替代物、设计选择以及实施例。
【权利要求】
1.一种集成电路，包括: 输出引脚； 电流测量电路，用于施加来自所述集成电路内并且通过所述输出引脚的预定的非基准电压，并在启动操作模式下响应于所述预定的非基准电压测量通过输出引脚的电流，其中所述电流实现集成电路的电流限制设定点的设定；以及 其中在第二操作模式下，所述输出引脚包括开漏输出。
2.如权利要求1所述的集成电路，其特征在于，所述电流测量电路还将测得的电流乘以预选值以设定集成电路的电流限制设定点。
3.如权利要求2所述的集成电路，其特征在于，还包括用于存储集成电路的所设定的电流限制设定点的存储器寄存器。
4.如权利要求1所述的集成电路，其特征在于，所述输出引脚包括集成电路的故障引脚。
5.如权利要求1所述的集成电路，其特征在于，电流测量电路不将通过输出引脚的预定的非基准电压置于低于预定阈值电压电平。
6.如权利要求1所述的集成电路，其特征在于，电流测量电路还包括用于测量通过所述输出引脚的电流的模 数转换器。
7.一种USB功率开关，包括: 八引脚的输出引脚封装，其中八引脚中的至少一个包括故障引脚； 电流测量电路，用于施来自所述八引脚的输出引脚封装内并且通过所述故障引脚的预定的非基准电压，并在启动操作模式下响应于所述预定的非基准电压测量通过所述故障引脚的电流，其中所述电流实现USB功率开关的电流限制设定点的设定；以及 其中在启动操作模式完成后，所述故障引脚用作开漏输出。
8.如权利要求7所述的USB功率开关，其特征在于，所述电流测量电路还将电流乘以预选值以设定USB功率开关的电流限制设定点。
9.如权利要求8所述的USB功率开关，其特征在于，还包括用于存储USB功率开关的所设定的电流限制设定点的寄存器。
10.如权利要求7所述的USB功率开关，其特征在于，电流测量电路不将通过所述故障引脚的所述预定的非基准电压置于低于预定的阈值电压电平。
11.如权利要求7所述的USB功率开关，其特征在于，电流测量电路还包括用于测量通过所述故障引脚的电流的模数转换器。
12.—种集成电路输出引脚的多路复用使用方法，包括以下步骤: 施加来自所述集成电路内并且通过所述集成电路的输出引脚的预定的非基准电压； 在第一操作模式下响应于所述预定的非基准电压测量通过输出引脚的电流； 响应于所述电流确定集成电路的电流限制设定点； 在确定电流限制设定点之后，在第二操作模式下操作所述输出引脚，其中所述输出引脚包括开漏输出。
13.如权利要求12所述的方法，其特征在于，确定步骤还包括将所述电流与预选值相乘以建立集成电路的电流限制设定点的步骤。
14.如权利要求12所述的方法，其特征在于，还包括存储所述集成电路的电流限制设定点的步骤。
15.如权利要求12所述的方法，其特征在于，所述输出引脚包括故障引脚。
16.如权利要求12所述的方法，其特征在于，测量步骤还包括测量电流而不将所述输出引脚上的预定的非基准电压置于低于预定阈值电压的步骤。
17.如权利要求12所述的方法，其特征在于，所述测量步骤还包括在集成电路的启动模式下测量电流的步骤。
18.如权利要求12所述的方法，其特征在于，操作步骤还包括在第二操作模式下在输出引脚处操作为开漏驱动器的 步骤。
【文档编号】H03K19/0175GK103746683SQ201310736979
【公开日】2014年4月23日 申请日期:2010年3月2日 优先权日:2009年4月8日
【发明者】W·B·谢尔龙, L·G·高夫 申请人:英特赛尔美国股份有限公司