一种扩展的晶体振荡时钟电路及电路板和移动终端的制作方法
【专利摘要】本实用新型公开了一种扩展的晶体振荡时钟电路及电路板和移动终端，包括晶体振荡器和两个扩展电容，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一个所述的扩展电容接地。本实用新型的晶体振荡电路在现有晶体振荡器电路的基础上增设两个扩展电容，通过调节两个扩展电容的电容值，可以进一步扩大由此构成的晶体振荡时钟电路的振荡频率调节范围，以适应更多的主芯片，满足主芯片的匹配要求，缩短项目开发过程中为寻找新部品所占用的时间，在晶体部品选型、负载电容参数配置、振荡频率调整范围等方面都有益处，尤其适合应用在手机等移动终端产品的电路设计中。
【专利说明】一种扩展的晶体振荡时钟电路及电路板和移动终端
【技术领域】
[0001]本实用新型属于晶振电路【技术领域】，具体地说，是涉及一种晶体振荡时钟电路的扩展设计。
【背景技术】
[0002]晶体振荡器是电子设备中广为应用的时钟来源，由于晶体元件的价格相对低廉，目前的制造工艺也很成熟，加工精度控制较好，因而在当前的产品设计中愈加普及。例如，在手机产品中，晶体振荡电路作为时钟源有取代成本相对较高的TCXO (TCX0是通过附加的温度补偿电路使由周围温度变化产生的振荡频率变化量削减的一种石英晶体振荡器)方案的趋势。
[0003]晶体元件是整个晶体振荡电路的核心部件，晶体元件在电路中具有感抗的电性能，可通过与容性电路配合构成并联谐振电路，参见图1所示，通过封装，形成晶体振荡器。整个晶体振荡器的振荡频率范围是由晶体振荡器中的两个电容Cl、C2的电容值变化范围决定的。由于现实制作工艺上，电容Cl和C2的电容值大小及其变化范围是有限的，在实际项目应用中，若要寻找与主芯片(需要接收晶振时钟信号的集成芯片)的要求完全匹配的晶体振荡器，需要占用较长的时间周期，而且新部品的批量品质、价格、供货情况也是必须要考虑的因素。
【发明内容】
[0004]本实用新型的目的在于提供一种扩展的晶体振荡时钟电路，以进一步扩大晶体振荡器的频率调节范围。
[0005]为解决上述技术问题，本实用新型采用以下技术方案予以实现:
[0006]一种扩展的晶体振荡时钟电路，包括晶体振荡器和两个扩展电容，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一个所述的扩展电容接地。
[0007]作为所述晶体振荡器的一种优选电路组建方式，在所述晶体振荡器中还设置有两个基本电容、两个电阻和一个反相器，所述晶体元件与第一电阻串联后，与第二电阻相并联；所述反相器并联在第二电阻的两端，反相器的输入端和输出端各自通过一个基本电容接地。
[0008]为了对所述晶体振荡器的振荡频率范围实现调节，选择所述的两个基本电容均为可调电容器。
[0009]基于上述扩展的晶体振荡时钟电路，本实用新型还提供了一种采用所述晶体振荡时钟电路设计的移动终端，包括要求接收时钟信号的主芯片以及产生所述时钟信号的时钟电路；其中，在所述时钟电路中设置有晶体振荡器和两个扩展电容，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一个所述的扩展电容接地。
[0010]优选的，所述的两个扩展电容的电容值在2?IOpF的范围内。
[0011]进一步的，所述主芯片为基带芯片，构成所述晶体振荡器的晶体元件设置在基带芯片的外部，连接基带芯片的晶振引脚，其余部件集成在所述的基带芯片中。
[0012]此外，基于上述扩展的晶体振荡时钟电路的设计思想，本实用新型还提出了一种基于所述晶体振荡时钟电路的电路板，在所述电路板上设置有要求接收时钟信号的主芯片以及产生所述时钟信号的时钟电路；在所述时钟电路中设置有晶体振荡器，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一路扩展电容接地。
[0013]为了实现所述晶体元件在电路板上的选择性连接，在所述电路板上设置有用于焊接所述扩展电容的焊盘，两组焊盘的一端接地，另一端分别与所述晶体元件的两端一一对应连接。
[0014]优选的，所述晶体元件设置在主芯片的外部，连接主芯片的晶振引脚，构成所述晶体振荡器的其余部件集成在所述的主芯片中。
[0015]基于上述电路板设计，本实用新型还提出了一种采用所述电路板设计的移动终端，在所述移动终端的内部设置有电路板，在所述电路板上设置有要求接收时钟信号的主芯片以及产生所述时钟信号的时钟电路；在所述时钟电路中设置有晶体振荡器，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一路扩展电容接地。
[0016]优选的，所述的两个扩展电容的电容值在2?IOpF的范围内，由此可以为移动终端电路提供其最常使用的19.2MHz,26MHz的晶体振荡频率。
[0017]与现有技术相比，本实用新型的优点和积极效果是:本实用新型的晶体振荡电路在现有晶体振荡器电路的基础上增设两个扩展电容，通过调节两个扩展电容的电容值，可以进一步扩大由此构成的晶体振荡时钟电路的振荡频率调节范围，以适应更多的主芯片，满足主芯片的匹配要求，缩短项目开发过程中为寻找新部品所占用的时间，在晶体部品选型、负载电容参数配置、振荡频率调整范围等方面都有益处。将所述电路扩展设计方式应用在手机等移动终端产品的电路设计中，不仅可以缩短产品的开发周期，而且在软件频率校准方面还没有调试通畅的情况下，可以通过调整两个扩展电容的电容值，使振荡电路的振荡频率校准到预期值，实现硬件途径的频率校准。
[0018]结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其它特点和优点将变得更加清楚。
【专利附图】
【附图说明】
[0019]图1是晶体振荡器的一种实施例的电路原理图；
[0020]图2是本实用新型所提出的扩展的晶体振荡时钟电路的一种实施例的电路原理图；
[0021]图3是本实用新型所提出的扩展的晶体振荡时钟电路的另外一种实施例的电路
原理图。
【具体实施方式】
[0022]下面结合附图对本实用新型的【具体实施方式】进行详细地描述。
[0023]本实施例为了扩大晶体振荡器的振荡频率调整范围，对现有的晶体振荡器电路进行扩展设计，通过在晶体振荡器中晶体元件的两端进一步增设两个扩展电容，通过调整两个扩展电容的电容值，以实现对整个晶体振荡时钟电路整体振荡频率的宽范围调节。[0024]本实施例的晶体振荡器优选采用如图1所示的电路结构,包括一个晶体元件X1、两个电阻Rl、Rf、一个反相器Ul和两个电容C1、C2。为区别于增设的扩展电容，本实施例将晶体振荡器中的两个电容C1、C2称之为基本电容C1、C2。将晶体元件Xl与第一电阻Rl相串联，在所形成的串联支路的两端分别并联第二电阻Rf和反相器U1，将反相器Ul的输入端通过基本电容Cl接地，反相器Ul的输出端通过基本电容C2接地。由此构成的晶体振荡器的振荡频率为:
【权利要求】
1.一种扩展的晶体振荡时钟电路，其特征在于:包括晶体振荡器和两个扩展电容，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一个所述的扩展电容接地。
2.根据权利要求1所述的扩展的晶体振荡时钟电路，其特征在于:在所述晶体振荡器中还设置有两个基本电容、两个电阻和一个反相器，所述晶体元件与第一电阻串联后，与第二电阻相并联；所述反相器并联在第二电阻的两端，反相器的输入端和输出端各自通过一个基本电容接地。
3.根据权利要求2所述的扩展的晶体振荡时钟电路，其特征在于:所述的两个基本电容均为可调电容器。
4.一种移动终端，包括要求接收时钟信号的主芯片以及产生所述时钟信号的时钟电路；其特征在于:所述时钟电路是如权利要求1至3中任一项权利要求所述的扩展的晶体振荡时钟电路。
5.根据权利要求4所述的移动终端，其特征在于:所述的两个扩展电容的电容值在2?IOpF的范围内。
6.根据权利要求4所述的移动终端，其特征在于:所述主芯片为基带芯片，构成所述晶体振荡器的晶体元件设置在基带芯片的外部，连接基带芯片的晶振引脚，其余部件集成在所述的基带芯片中。
7.一种电路板，在所述电路板上设置有要求接收时钟信号的主芯片以及产生所述时钟信号的时钟电路，其特征在于:在所述时钟电路中设置有晶体振荡器，在所述晶体振荡器中设置有晶体元件，所述晶体元件的两端各自通过一路扩展电容接地。
8.根据权利要求7所述的电路板，其特征在于:在所述电路板上设置有用于焊接所述扩展电容的焊盘，两组焊盘的一端接地，另一端分别与所述晶体元件的两端一一对应连接。
9.根据权利要求7或8所述的电路板，其特征在于:所述晶体元件设置在主芯片的外部，连接主芯片的晶振引脚，构成所述晶体振荡器的其余部件集成在所述的主芯片中。
10.一种移动终端，其特征在于:在所述移动终端的内部设置有如权利要求7至9中任一项权利要求所述的电路板。
【文档编号】H03B5/32GK203434934SQ201320462130
【公开日】2014年2月12日 申请日期:2013年7月31日 优先权日:2013年7月31日
【发明者】亓科 申请人:青岛海信移动通信技术股份有限公司