一种扩展频谱控制的锁相环电路的制作方法
【专利摘要】本实用新型披露了一种锁相环电路。在实施例中，该锁相环电路包括：开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。与现有技术的扩频锁相环相比，本实用新型实施例的扩频锁相环结构简单，功率消耗低，硅开销低，并且在扩频比和调制频率两方面均具有灵活性。
【专利说明】一种扩展频谱控制的锁相环电路
【技术领域】
[0001]本实用新型涉及锁相环PLL电路，具体地说涉及扩展频谱控制的锁相环电路。
【背景技术】
[0002]近年来，随着SoC (系统级芯片)的高速化，大规模集成电路和数字家电产品的电磁干扰的问题日益严重。扩展频谱控制的锁相环(SS-PLL)是一种降低电磁干扰的有效手段，它通过对集成电路中的基准时钟信号的频率进行微调，从而将输出时钟信号的频谱扩展来降低电磁干扰。
[0003]图1是一种现有技术的扩频锁相环SS-PLL的框图。该扩频锁相环除包括相位频率检测器(Phase-frequency detector,简称 PFD)、第一电流泵(charge pump,简称 CP)、低通滤波器(low pass filter,简称 LPF)和压控振荡器(Voltage Controlled Oscillator,简称VC0)外，还包括第二电流泵。该第二电流泵工作频率比第一电流泵的工作频率低。第二电流泵的充放电电流通过低通滤波器叠加到来自第一电流泵的充放电电流上，从而调制施加在VCO的输入端上的电压，进而调制输出时钟信号的频率。然而，该方案要求低通滤波器满足R1*C1=R2*C2。尤为重要的是，由于PFD的输入信号之一也包含了调制信号的成分，PLL在非扩频模式下的带宽必须足够小以滤除调制信号所产生的这一反馈分量。
[0004]图2示意了另一种现有技术的扩频锁相环的框图。该扩频锁相环(利用对其中的分频器进行调制。该方案虽然取得不错的效果，但是结构较为复杂。
【发明内容】
[0005]本实用新型实施例在第一方面提供一种锁相环电路。该锁相环电路包括:开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
[0006]优选地，锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源和第二电流源，扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，开关电容电路对选择出的信号作低通滤波，所述低通滤波后的信号为调制波形。
[0007]优选地，锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源、第二电流源和放大器，第二电流源、放大器和一个第三电容连接成积分器；扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，作为积分器的正负输入信号；积分器的输出信号为调制波形。
[0008]优选地，扩频时钟发生器包括第三电流源，扩频时钟发生器将调制波形与第三电流源的电流比较得到差信号，环路滤波器电路将该差信号调制到控制电压。进一步优选地，扩频时钟发生器包括晶体管，其栅极接收低通滤波后的信号，漏极接收第三电流源的电流。
[0009]优选地，调制波形是三角波。[0010]优选地，扩频锁相环电路包括:电荷泵电路，根据所述锁相环电路的输出时钟信号的反馈时钟信号和基准时钟信号的相位差来切换充放电电流的释放和吸入；环路滤波器电路，具有滤波电容，该滤波电容由充放电电流进行充放电并生成控制电压；压控振荡器，以与所述控制电压相应的频率进行振荡。
[0011]本实用新型实施例在第二方面提供一种锁相环电路的扩频方法，该方法包括:开关电容电路产生调制波形；该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
[0012]与现有技术的扩频锁相环相比，本实用新型实施例的扩频锁相环结构简单，功率消耗低，硅开销低，并且在扩频比和调制频率两方面均具有灵活性。
【专利附图】
【附图说明】
[0013]下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
[0014]图1是一种现有技术的扩频锁相环SS-PLL的框图；
[0015]图2示意了另一种现有技术的扩频锁相环的框图；
[0016]图3示意了根据本实用新型实施例的扩频锁相环PLL电路；
[0017]图4示意了锁相环的各种电压、频率波形图；
[0018]图5是扩展频谱和开关电容调制的关系示意图；
[0019]图6示意了根据本实用新型另一实施例的扩频锁相环PLL电路。
【具体实施方式】
[0020]本实用新型实施例提供一种基于开关电容电路的扩频锁相环电路架构。该开关电容电路产生调制波形，比如三角波，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。因此，锁相环输出时钟的频谱得以扩展。
[0021]图3示意了根据本实用新型实施例的扩频锁相环PLL电路。如图3所示，锁相环作为闭环控制系统工作，它包括相位检波器30、电荷泵31、环路滤波器32和压控振荡器(VCO)33、环路分频器34和扩频时钟发生器(SSCG)35。在一个例子中，可以将相位检波器和电荷泵组合在一个功能块中。
[0022]在相位检波器30中，比较基准频率Fclk和反馈频率Ffb。在大多数系统中，这种相位检波器是一个相位和频率检波器。该相位-频率检波器生成一个与基准频率Fclk和反馈频率Ffb的相位差相应的信号up或dn。在一个例子中，环路分频器34对扩频锁相环的输出时钟信号Fout进行分频并生成反馈时钟信号Ffb。
[0023]电荷泵电路(CP)31根据PFD30的输出切换充电电流Icp的释放和吸入。当up有效时，释放充电电流；当dn有效时，吸入放电电流。
[0024]环路滤波器电路(LPF)32使充电电流平滑化并生成电压Vc。在图示的例子中，环路滤波器电路包括一个3次RC结构的低通滤波器，第I级包括电阻R2，电阻R2和电容Cl ；第2级包括电容C2 ;第3级包括电阻R3和电容C3。其中，R3和C3可以进一步消除由基准时钟带来的尖峰(spike)问题。该低通滤波器对来自电荷泵电路12的电流进行平滑。当然，本领域的技术人员将会意识到，也可采用其它形式的低通滤波器，比如2次RC结构的低通滤波器，而不偏离本实用新型的范围。[0025]环路滤波器电路还可以包括由Rl、R2构成的分压电路，该分压电路将来自扩频时钟发生器35的电流叠加到来自电荷泵电路12的电流上。
[0026]压控振荡器(VCO) 33以与Vc相应的频率进行振荡，并输出具有频率Fout的时钟信号。
[0027]相位检波器30、电荷泵电路31、环路滤波器电路32和压控振荡器33构成非扩频模式下的锁相环，本领域的技术人员意识到，该锁相环也可以采用其它构形的电路构成，而不偏离本实用新型的范围。
[0028]扩频时钟发生器(SSCG)具有开关电容电路、第一电流源Issl和第二电流源Iss2。扩频时钟发生器以低于反馈时钟信号Ffb的频率Fmod周期性交替通断开关Φ I和Φ lb，从而交替选择分别与第一电流源Issl和第二电流源Iss2相应的信号Issl*RM1，Iss2*RM2流入开关电容电路352。RM1、Rm2分别是晶体管Ml和M2所呈现的电阻。
[0029]开关电容电路352中的开关以高于流入电压信号频率的频率f c工作，开关电容电路等效于阻值为l/(fc*Cssl)的电阻，其中Cssl为开关电容的电容值。该电阻和电容Css2构成一个低通滤波器。由此，晶体管M3的栅极电压为频率为Fmod的类三角波40 (图4)，该类三角波的上升沿或下降沿的时间常数为
[0030]T=R*Css2=l/F*Css2/Cssl。
[0031]由于F、Css I和Css2均与功率、电压和温度中的任何一个因素无关，因此该时间常数和功率、电压和温度均无关。因此，不易受上述因素干扰。
[0032]晶体管M3将低通滤波后的信号转换为电流信号，并且与第三电流源Iss3的电流比较得到差信号，该差信号具体为频率Fmod的充放电电流，即完整周期的一部分为充电电流，另一部分为放电电流。环路滤波器电路32将该差信号调制到控制电压Vc上。
[0033]在一个例子中，第三电流源Iss3的电流取值为10，第一电流源Issl和第二电流源Iss2的电流分别取值为210和0.510。由此，扩频时钟发生器产生并且输出周期为Fmod的类三角波充放电电流。当然，也可以通过配置晶体管M1、M2和M3，使得在M3的漏极产生等间隔的充电和放电电流。
[0034]在操作中，锁相环启动时，压控振荡器33的输出时钟信号还未达到预期的频率，反馈时钟信号和基准时钟信号存在相位差，因此会产生up或dn信号。在up或dn信号的作用下，电荷泵31产生相应的充放电电流。此时，对环路滤波器32进行充放电的电流主要来自电荷泵31。环路滤波器32充放电后产生电压Vc，施加到锁相环33的输入端，从而调整锁相环33的输出频率。
[0035]当反馈时钟信号和基准时钟信号不存在相位差或者接近相同相位时，up和dn信号变窄或者消失，因此Vcp接近或者等于O。此时，作用在环路滤波器电路32的充放电电流主要是扩频时钟发生器所产生的与ISS1、ISS2和Iss3相关的差电流，该差电流调制电压Vc，进而调制锁相环的输出时钟信号的频率。
[0036]图4示意了锁相环的各种电压、频率波形图。波形42对应于输入开关电容电路前的波形，基本呈方波；这是一个频率为Fmod的矩形波，高电平为Issl*RM1,低电平为1^2*1^。波形40对应于开关电容电路处理之后的波形；标号44示意了调制后VCO的输出信号的频率的变化情况，这个 频率呈现近似三角波的变化趋势。
[0037]在一个例子中，Ffb为IOMHz ；Fc可以等于Ffb，也可以是Ffb的分频，比如2MHz。Fmod则可设定为Fe的进一步分频,例如为100kHz。由此,可以形成Fmod/Ffb (在本例中，1%)的扩频效果。
[0038]与现有技术的扩频锁相环相比，本实用新型实施例的扩频锁相环结构简单。本实用新型实施例的扩频锁相环与非扩频锁相环的仅有区别在于开关电容电路，并且该开关电容电路控制电荷泵电流源的一小部分。这确保了硅开销极低以及较低的功率消耗。
[0039]本实用新型实施例的扩频锁相环在扩频比和调制频率两方面均具有灵活性。改变开关电容电路中的电容比将改变扩频比。调制频率也可以通过改变开关电容开关频率加以调节。因此，本实用新型实施例的扩频锁相环特别适用于SOC应用和其它嵌入式系统。
[0040]开关电容电路也可以实施不同类型的调制波形，比如梯形。在一个例子中，改变电容比来改变调制波形。图5是扩展频谱和开关电容调制的关系示意图。如图5所示，开关Φ1和Φ Ib的波形互补。出现在Css2端的电压随着RC的变化而改变，其中，R是开关电容等效电阻，R=T/C, T是开关电容电路的开关频率，C=Cssl。当RC较大的时候，Css2端的电压较接近于三角形；而RC较小的时候，Css2端的电压较接近于矩形。
[0041]图6示意了根据本实用新型另一实施例的扩频锁相环PLL电路。图6不同于图3的地方在于，以一个放大器Op替代了串联着的开关电容电路中的一个开关电容滤波器。具体地讲，放大器Op的负输入端连接有一个开关电容电路。开关电容滤波器在切换频率为fc的信号Φ 2的控制下交替接通和断开电容，起低通滤波器的作用，它等效于阻值为I/fcCssl的电阻R，其中Cssl为开关电容的电容值。放大器Op的输出端和负输入端之间连接有电容Css3。因此，放大器Op起积分器的作用。积分器的积分功能如下式表示:
[0042]
【权利要求】
1.一种扩展频谱控制的锁相环电路，包括: 开关电容电路，开关电容电路产生调制波形，该调制波形以电流形式注入锁相环电路，使得锁相环输出频率被调制。
2.如权利要求1所述的扩展频谱控制的锁相环电路，其中锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源和第二电流源，扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，开关电容电路对选择出的信号作低通滤波，所述低通滤波后的信号为调制波形。
3.如权利要求1所述的扩展频谱控制的锁相环电路，其中锁相环电路包括扩频时钟发生器，所述开关电容电路位于扩频时钟发生器中，扩频时钟发生器还具有第一电流源、第二电流源和放大器，第二电流源、放大器和一个第三电容连接成积分器；扩频时钟发生器以低于反馈时钟信号的频率周期性交替选择分别与第一电流源和第二电流源相应的信号，作为积分器的正负输入信号；积分器的输出信号为调制波形。
4.如权利要求1所述的扩展频谱控制的锁相环电路，其中扩频时钟发生器包括第三电流源，扩频时钟发生器将调制波形与第三电流源的电流比较得到差信号，环路滤波器电路将该差信号调制到控制电压。
5.如权利要求4所述的扩展频谱控制的锁相环电路，其中扩频时钟发生器包括晶体管，其栅极接收低通滤波后的信号，漏极接收第三电流源的电流。
6.如权利要求1所述的扩展频谱控制的锁相环电路，其中调制波形是三角波。
7.如权利要求1所述的扩展频谱控制的锁相环电路，其中包括: 电荷泵电路(CP)，根据所述锁相环电路的输出时钟信号的反馈时钟信号和基准时钟信号的相位差来切换充放电电流的释放和吸入； 环路滤波器电路(LPF)，具有滤波电容，该滤波电容由充放电电流进行充放电并生成控制电压； 压控振荡器(VCO)，以与所述控制电压相应的频率进行振荡。
【文档编号】H03L7/099GK203504532SQ201320529544
【公开日】2014年3月26日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】麦日锋, 刘明 申请人:京微雅格（北京）科技有限公司