防止反向电流传输的上拉电阻电路的制作方法
【专利摘要】本实用新型涉及一种防止反向电流传输的上拉电阻电路。所述上拉电阻电路包括：输入输出端口、开关电路、第一P型场效应晶体管、第一N型场效应晶体管和电源；所述开关电路串联连接于所述输入输出端口与所述电源之间；所述第一N场效应型晶体管与所述第一P场效应型晶体管共栅连接于所述电源；所述第一N型场效应晶体管的漏极与所述第一P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接；当所述电源无电，且所述输入输出端口有电时，所述第一N型场效应晶体管关断，所述第一P型场效应晶体管导通，所述第一P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
【专利说明】防止反向电流传输的上拉电阻电路
【技术领域】
[0001]本实用新型涉及输入输出电路，尤其涉及一种防止反向电流传输的上拉电阻电路。
【背景技术】
[0002]随着电子信息产业的迅猛发展，芯片之间通常通过输入输出(Input/Output，简称:10)接口相连接，进而传输信息。当存在多个IO接口相连时，由于每个IO接口的上电时序不同，部分IO接口的电源无电，而部分IO接口的电源有电，当有电的IO接口存在上拉电阻时，则将会导致有电的IO接口向无电的IO接口漏电。
[0003]如图1所示，现有技术中设备的接口电路，该接口电路通过电阻RO将IO接口的电压上拉至电源VCCO，当IO接口被连接到另一有电的IO接口时，且此时VCCO无电，则将产生IO接口通过电阻RO向VCCO漏电，即存在反向电流的传输，当多个IO接口同时传输反向电流时，反向电流过大，严重时可将IO接口的电压拉低，甚至产生IO接口的功能错误。
实用新型内容
[0004]本实用新型提供了一种防止反向电流传输的上拉电阻电路，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本实用新型提供的防止反向电流传输的上拉电阻电流结构简单，节约成本。
[0005]在第一方面，本实用新型实施例提供了一种防止反向电流传输的上拉电阻电路，所述上拉电阻电路包括:输入输出端口、开关电路、第一 P型场效应晶体管、第一 N型场效应晶体管和电源；
[0006]所述开关电路串联连接于所述输入输出端口与所述电源之间；
[0007]所述第一 N型场效应型晶体管与所述第一 P场效应型晶体管共栅连接于所述电源；
[0008]所述第一 N型场效应晶体管的漏极与所述第一 P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接；
[0009]当所述电源无电，且所述输入输出端口有电时，所述第一 N型场效应晶体管关断，所述第一 P型场效应晶体管导通，所述第一 P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
[0010]优选地，当所述电源有电，且所述输入输出端口无电时，所述第一 N型场效应晶体管导通，所述第一 P型场效应晶体管关断，所述第一 P型场效应晶体管的漏极电压控制所述开关电路闭合所述电源与所述输入输出端口的连接。
[0011]优选地，所述开关电路包括第二 P型场效应晶体管和第三P型场效应晶体管；
[0012]所述第二 P型场效应晶体管与所述第三P型场效应晶体管串联连接，所述第二 P型场效应晶体管的漏极与所述电源连接，所述第三P型场效应晶体管的源极与所述输入输出端口连接，所述第二 P型场效应晶体管与所述第三P型场效应晶体管共栅连接，形成所述开关电路的控制端，并与所述第一 N型场效应晶体管的漏极、所述第一 P型场效应晶体管的漏极连接；
[0013]当所述电源无电，且所述输入输出端口有电时，所述第一 N型场效应晶体管关断，所述第一 P型场效应晶体管导通，所述第一 P型场效应晶体管的漏极电压被拉升至等于所述输入输出端口的电压，使得所述第二 P型场效应晶体管与所述第三P型场效应晶体管关断，进而断开所述电源与所述输入输出端口的连接；
[0014]当所述电源有电，且所述输入输出端口无电时，所述第一 N型场效应晶体管导通，所述第一 P型场效应晶体管关断，所述第一 P场效应晶体管的漏极电压被下拉至0V，使得所述第二 P型场效应晶体管与所述第三P型场效应晶体管导通，进而闭合所述电源与所述输入输出端口的连接。
[0015]优选地，所述开关电路还包括负载电阻。
[0016]优选地，所述负载电阻一端与所述第二 P型场效应晶体管的源极连接，另一端与所述第三P型场效应晶体管的漏极连接；或者
[0017]所述负载电阻一端与所述电源连接，另一端与所述第二 P型场效应晶体管的漏极连接；或者
[0018]所述负载电阻一端与所述第三P型场效应晶体管的源极连接，另一端与所述输入输出端口连接。
[0019]本实用新型实施例提供的防止反向电流传输的上拉电阻电路解决了现有技术中IO接口通过电阻RO向VCCO传输反向电流的问题，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本实用新型实施例提供的防止反向电流传输的上拉电阻电路与输入输出端口电路结构简单，节约成本。
【专利附图】
【附图说明】
[0020]图1为现有技术提供的设备的接口电路；
[0021]图2为本实用新型实施例提供的一种防止反向电流传输的上拉电阻电路；
[0022]图3为本实用新型实施例提供的另一种防止反向电流传输的上拉电阻电路；
[0023]图4为本实用新型实施例提供的再一种防止反向电流传输的上拉电阻电路；
[0024]图5为本实用新型实施例提供的一种输入输出端口电路。
【具体实施方式】
[0025]为使本实用新型实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
[0026]图2为本实用新型实施例提供的一种防止反向电流传输的上拉电阻电路；如图2所不，该上拉电阻电路包括输入输出端口 10、开关电路、第一 P型场效应晶体管P1、第一 N型场效应晶体管NI和电源VCC。
[0027]本实用新型实施例中，开关电路串联连接于输入输出端口 IO与电源VCC之间，第一 N场效应型晶体管NI与第一 P场效应型晶体管Pl共栅连接于电源；第一 N型场效应晶体管NI的漏极与第一 P型场效应晶体管Pl的漏极连接，并与开关电路的控制端连接；第一N型场效应晶体管NI的源极与地端GND连接；第一 P型场效应晶体管Pl的源极与输入输出端口 IO连接。
[0028]进一步地，工作原理如下:
[0029]当电源VCC无电，且输入输出端口 IO有电时，电源VCC为0V，则第一 N型场效应晶体管NI关断，第一 P型场效应晶体管Pl导通，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被拉升至等于输入输出端口 IO的电压，该漏极电压控制开关电路的控制端断开电源VCC与输入输出端口 IO的连接，进而实现了防止反向电流的传输。
[0030]当电源VCC有电，且输入输出端口 IO无电时，输入输出端口 IO为0V，则第一 N型场效应晶体管NI导通，第一 P型场效应晶体管Pl关断，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为0V，该漏极电压控制开关电路的控制端闭合电源VCC与输入输出端口 IO的连接，实现电源VCC和输入输出端口 IO之间的上拉电阻功能。
[0031]可以理解的是，开关电路的阻值可作为上拉电阻的阻值。
[0032]图2所示的防止反向电流传输的上拉电阻电路中的开关电路可通过多种具体形式实现，下面以开关电路中包括多个P型场效应晶体管为例，对本实用新型实施例的技术方案做进一步的详细描述。
[0033]图3为本实用新型实施例提供的另一种防止反向电流传输的上拉电阻电路；如图3所不，该上拉电阻电路包括输入输出端口 10、开关电路、第一 P型场效应晶体管P1、第一 N型场效应晶体管NI和电源VCC ;其中，所述开关电路:第二 P型场效应晶体管P2、第三P型场效应晶体管P3。
[0034]本实用新型实施例中，开关电路串联连接于输入输出端口 IO与电源VCC之间，第
一N场效应型晶体管NI与第一 P场效应型晶体管Pl共栅连接于电源；第一 N型场效应晶体管NI的漏极与第一 P型场效应晶体管Pl的漏极连接，并与第二 P型场效应晶体管P2、第三场效应晶体管P3的栅极连接；第一 N型场效应晶体管NI的源极与地端GND连接；第一P型场效应晶体管Pl的源极与输入输出端口 IO连接；第二 P型场效应晶体管P2与第三P型场效应晶体管P3串联连接，且第二 P型场效应晶体管P2与第三P型场效应晶体管P3共栅连接，形成开关电路的控制端;第二 P型场效应晶体管P2的漏极与电源VCC连接；第三P型场效应晶体管P3的源极与输入输出端口 IO连接。
[0035]进一步地，工作原理如下:
[0036]当电源VCC无电，且输入输出端口 IO有电时，电源VCC为0V，则第一 N型场效应晶体管NI关断，第一 P型场效应晶体管Pl导通，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被拉升至等于输入输出端口 IO的电压，由于第二 P型晶体管P2和第三P型晶体管P3的栅源电压为0V，第一 P型场效应晶体管Pl的漏极电压使得第二 P型场效应晶体管P2与第三P型场效应晶体管P3关断(即开关电路的控制端关断)，进而断开电源VCC与输入输出端口 IO的连接，进而实现了防止反向电流的传输。
[0037]当电源VCC有电，且输入输出端口 IO无电时，输入输出端口 IO为0V，则第一 N型场效应晶体管NI导通，第一 P型场效应晶体管Pl关断，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为0V，该漏极电压使得第二 P型场效应晶体管P2与第三P型场效应晶体管P3导通(即开关电路的控制端闭合)，进而闭合电源VCC与输入输出端口 IO的连接，实现电源VCC和输入输出端口 IO之间的上拉电阻功能。
[0038]可以理解的是，将第二 P型场效应晶体管P2和第三P型场效应晶体管P3进行串联，第二P型场效应晶体管P2和第三P型场效应晶体管P3的阻值可作为上拉电阻的阻值。
[0039]图4为本实用新型实施例提供的再一种防止反向电流传输的上拉电阻电路；如图4所不，该上拉电阻电路包括输入输出端口 10、开关电路、第一 P型场效应晶体管P1、第一 N型场效应晶体管NI和电源VCC ;其中，所述开关电路:第二 P型场效应晶体管P2、第三P型场效应晶体管P3和负载电阻Rl。
[0040]本实用新型实施例中，开关电路串联连接于输入输出端口 IO与电源VCC之间，第
一N场效应型晶体管NI与第一 P场效应型晶体管Pl共栅连接于电源；第一 N型场效应晶体管NI的漏极与第一 P型场效应晶体管Pl的漏极连接，并与第二 P型场效应晶体管P2、第三场效应晶体管P3的栅极连接；第一 N型场效应晶体管NI的源极与地端GND连接；第一P型场效应晶体管Pl的源极与输入输出端口 IO连接；第二 P型场效应晶体管P2与第三P型场效应晶体管P3串联连接，且第二 P型场效应晶体管P2与第三P型场效应晶体管P3共栅连接，形成开关电路的控制端;第二 P型场效应晶体管P2的漏极与电源VCC连接；第三P型场效应晶体管P3的源极通过负载电阻Rl与输入输出端口 IO连接。
[0041]进一步地，工作原理如下:
[0042]当电源VCC无电，且输入输出端口 IO有电时，电源VCC为0V，则第一 N型场效应晶体管NI关断，第一 P型场效应晶体管Pl导通，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被拉升至等于输入输出端口 IO的电压，由于第二 P型晶体管P2和第三P型晶体管P3的栅源电压为0V，第一 P型场效应晶体管Pl的漏极电压使得第二 P型场效应晶体管P2与第三P型场效应晶体管P3关断(即开关电路的控制端关断)，进而断开电源VCC与输入输出端口 IO的连接，进而实现了防止反向电流的传输。
[0043]当电源VCC有电，且输入输出端口 IO无电时，输入输出端口 IO为0V，则第一 N型场效应晶体管NI导通，第一 P型场效应晶体管Pl关断，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为0V，该漏极电压使得第二 P型场效应晶体管P2与第三P型场效应晶体管P3导通(即开关电路的控制端闭合)，进而闭合电源VCC与输入输出端口 IO的连接，实现电源VCC和输入输出端口 IO之间的上拉电阻功能。
[0044]可以理解的是，通过串联负载电阻R1，可对第二 P型场效应晶体管P2和第三P型场效应晶体管P3的串联阻值进行调整，得到合适的上拉电阻值，在本实用新型实施例中，该负载电阻Rl的串联位置可以改变，在图4中，以负载电阻Rl串联在第三P型场效应晶体管P3与输入输出端口 IO之间为例进行说明，在实际应用中，还可将负载电阻Rl —端与第
二P型场效应晶体管P2的源极连接，另一端与第三P型场效应晶体管P3的漏极连接；或者，负载电阻Rl —端与电源VCC连接，另一端与第二 P型场效应晶体管P2的漏极连接。
[0045]为使本实用新型实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
[0046]图5为本实用新型实施例提供的一种输入输出端口电路；如图5所示，该输入输出端口电路包括:如前述实施例描述的上拉电阻电路和驱动电路；驱动电路与上拉电阻电路中的第一 P型场效应晶体管Pl的源极和上拉电阻电路中的开关电路连接。[0047]所述驱动电路实现多个数字芯片之间的通讯，例如，实现第一处理器与第二处理器、或存储器之间的通讯。
[0048]其中，所述驱动电路包括:反相器、缓冲器和第二 N型场效应型晶体管N2 ;第二 N型场效应晶体管N2的栅极与反相器的输出端连接，第二 N型场效应型晶体管N2的漏极与第一 P型场效应晶体管Pl的源极连接，第二 N型场效应型晶体管N2的源极与地端连接，缓冲器的输入端与开关电路连接。在本实用新型实施例中，反相器的输入端接收外部器件传输的输出信号(例如，接收处理器传输的输出信号)，缓冲器的输出端向外部器件传输输入信号(例如，向处理器传输的输入信号);
[0049]进一步地，工作原理如下:
[0050]当上拉电阻电路中的电源VCC无电，且输入输出端口 IO有电时，电源VCC为0V，则第一 N型场效应晶体管NI关断，第一 P型场效应晶体管Pl导通，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被拉升至等于输入输出端口 IO的电压，该漏极电压控制开关电路的控制端断开电源VCC与输入输出端口 IO的连接，进而实现了防止反向电流的传输；此时，由于电源VCC无电，反相器和缓冲器均不工作，第二 N型场效应晶体管N21处于截止状态。
[0051]当电源VCC有电，且输入输出端口 IO无电时，输入输出端口 IO为0V，则第一 N型场效应晶体管NI导通，第一 P型场效应晶体管Pl关断，第一 P型场效应晶体管Pl的漏极电压(即图中节点A)被下拉至等于地电压，即漏极电压为0V，该漏极电压控制开关电路的控制端闭合电源VCC与输入输出端口 IO的连接，实现电源VCC和输入输出端口 IO之间的上拉电阻功能。
[0052]进一步地，在一种实现方式中，当反相器输入端接收的输出信号为高电平时，反相器通过输出端输出低电平，第二 N型场效应晶体管N2的栅极为低电平，使得第二 N型场效应晶体管N2关断，输入输出接口 IO被上拉电阻电路拉升至等于电源VCC的电压；当反相器输入端接收的输出信号为高电平时，输入输出端口 IO也可能由外部电路控制,此时,可通过缓冲器来检测外部信号，进而产生输入信号。
[0053]在另一种实现方式中，当反相器接收端接收的输出信号为低电平时，反相器通过输出端输出高电平，使得第二 N型场效应晶体管N2导通，输入输出接口 IO被下拉至等于地电压。
[0054]本实用新型实施例提供的防止反向电流传输的上拉电阻电路解决了现有技术中IO接口通过电阻RO向VCCO传输反向电流的问题，实现了当与输出输入接口连接的电源无电时，防止输入输出接口向其连接的电源进行反向电流的传输，避免输入输出接口的功能错误，并且本实用新型提供的防止反向电流传输的上拉电阻电流结构简单，节约成本。
[0055]以上所述的【具体实施方式】，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的【具体实施方式】而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种防止反向电流传输的上拉电阻电路，其特征在于，所述上拉电阻电路包括:输入输出端口、开关电路、第一 P型场效应晶体管、第一 N型场效应晶体管和电源； 所述开关电路串联连接于所述输入输出端口与所述电源之间； 所述第一 N型场效应晶体管与所述第一 P场效应型晶体管共栅连接于所述电源； 所述第一 N型场效应晶体管的漏极与所述第一 P型场效应晶体管的漏极连接，并与所述开关电路的控制端连接； 当所述电源无电，且所述输入输出端口有电时，所述第一 N型场效应晶体管关断，所述第一 P型场效应晶体管导通，所述第一 P型场效应晶体管的漏极电压控制所述开关电路断开所述电源与所述输入输出端口的连接。
2.根据权利要求1所述的上拉电阻电路，其特征在于，当所述电源有电，且所述输入输出端口无电时，所述第一 N型场效应晶体管导通，所述第一 P型场效应晶体管关断，所述第一P型场效应晶体管的漏极电压控制所述开关电路闭合所述电源与所述输入输出端口的连接。
3.根据权利要求1或2所述的上拉电阻电路，其特征在于，所述开关电路包括第二P型场效应晶体管和第三P型场效应晶体管； 所述第二 P型场效应晶体管与所述第三P型场效应晶体管串联连接，所述第二 P型场效应晶体管的漏极与所述电源连接，所述第三P型场效应晶体管的源极与所述输入输出端口连接，所述第二 P型场效应晶体管与所述第三P型场效应晶体管共栅连接，形成所述开关电路的控制端，并与所述第一 N型场效应晶体管的漏极、所述第一 P型场效应晶体管的漏极连接； 当所述电源无电，且所述输入输出端口有电时，所述第一 N型场效应晶体管关断，所述第一 P型场效应晶体管导通，所述第一 P型场效应晶体管的漏极电压被拉升至等于所述输入输出端口的电压，使得所述第二 P型场效应晶体管与所述第三P型场效应晶体管关断，进而断开所述电源与所述输入输出端口的连接； 当所述电源有电，且所述输入输出端口无电时，所述第一 N型场效应晶体管导通，所述第一 P型场效应晶体管关断，所述第一 P场效应晶体管的漏极电压被下拉至0V，使得所述第二 P型场效应晶体管与所述第三P型场效应晶体管导通，进而闭合所述电源与所述输入输出端口的连接。
4.根据权利要求3所述的上拉电阻电路，其特征在于，所述开关电路还包括负载电阻。
5.根据权利要求4所述的上拉电阻电路，其特征在于，所述负载电阻一端与所述第二P型场效应晶体管的源极连接，另一端与所述第三P型场效应晶体管的漏极连接；或者 所述负载电阻一端与所述电源连接，另一端与所述第二 P型场效应晶体管的漏极连接；或者 所述负载电阻一端与所述第三P型场效应晶体管的源极连接，另一端与所述输入输出端口连接。
【文档编号】H03K19/0185GK203537368SQ201320612472
【公开日】2014年4月9日 申请日期:2013年9月25日 优先权日:2013年9月25日
【发明者】王钊 申请人:无锡中星微电子有限公司