一种双延时上电时序控制电路的制作方法
【专利摘要】本实用新型公开了一种双延时上电时序控制电路，包括一开关电源模块，其特征在于：还包括与所述开关电源模块连接的低压差线性稳压器LDO和PMOS管、以及与所述PMOS管连接的NPN管，所述低压差线性稳压器LDO与NPN管之间设置有第一级延时电路，所述电源模块与NPN管之间设置有第二级延时电路，所述开关电源模块输出VIN电压作为LDO的输入电压，同时也与PMOS管的源极连接；LDO产生VCC_Core电压连接第一级延时电路输入端，同时也作为电路中所需的供电电压，PMOS管输出VCC_I/O电压。本实用新型电路简单、成本低廉，具有双延时上电缓启动功能。
【专利说明】—种双延时上电时序控制电路
【技术领域】
[0001]本实用新型涉及电源控制【技术领域】，更具体地说，涉及一种双延时上电时序控制电路。
【背景技术】
[0002]近年来，随着宽带通信技术的飞速发展，许多高性能的嵌入式处理器，如:CPU、DSP、FPGA等，这些器件通常需要两个供电电源，即I/O 口电压和内核电压。这两种电压上电正确与否，不仅关系到系统是否能正常启动，而且对于电路的长期工作的稳定性也至关重要。如果多路电压时序不对，可能出现闩锁效应，甚至烧坏器件。当输入输出电压既要作为处理器的I/O电压，又要用于产生一路内核电压，而必须满足内核电压先上电，I/O 口电压后上电的要求，由于两者电压有上电顺序要求，因此必须加入一定的上电时序控制电路。通常的上电时序方案有以下二种:第一种是采用专用的电源管理芯片，电源管理芯片根据内部时序控制器控制每路电压的上电时序，但这种芯片外围电路复杂，成本较高。第二种是利用带使能引脚DC-DC电源芯片控制上电时序，一般这种芯片需外接电感，MOS管外围器件，占用PCB面积较大，成本较高。
【发明内容】
[0003]本实用新型在于提供一种电路简单、成本低廉，具有双延时上电缓启动功能的一种双延时上电时序控制电路。
[0004]为了解决上述技术问题，本实用新型采用了以下技术方案:
[0005]一种双延时上电时序控制电路，包括一开关电源模块，其特征在于:还包括与所述开关电源模块连接的低压差线性稳压器LDO和PMOS管、以及与所述PMOS管连接的NPN管，所述低压差线性稳压器LDO与NPN管之间设置有第一级延时电路，所述电源模块与NPN管之间设置有第二级延时电路，所述开关电源模块输出VIN电压作为LDO的输入电压，同时也与PMOS管的源极连接；LD0产生VCC_Core电压连接第一级延时电路输入端，同时也作为电路中所需的供电电压，PMOS管输出VCC_I/0电压。
[0006]所述第一级延时电路由电阻(R2)，电容(C3)组成，电阻(R2)的一端连接VCC_core，另一端连接NPN管(Q2)的基极和电容(C3)的一端，电容(C3)的另一端连接NPN管(Q2)的发射极接地。
[0007]所述第二级延时电路由电阻(Rl)，电容(Cl)组成，电阻(Rl)的一端连接NPN管(Q2)的集电极，另一端连接电容(Cl)的一端和PMOS管(Ql)的栅极，电容(Cl)的另一端连接VIN和PMOS管(Ql)的源极。
[0008]所述PMOS管选用P沟道SI446OTY的芯片。
[0009]与现有技术相比，本实用新型电路具备如下优点:
[0010]1、本实用新型电路简单、成本低廉，具有双延时上电缓启动功能，可广泛应用于嵌入式处理器电源时序电路中，尤其对于通信系统具有多路电压时序要求，更具有实用性；[0011]2、本实用新型电路通过LDO输出电压VCC_Core，一方面作为电路的供电电压，另一方面通过该电压上电启动时控制VCC_IN电压输入端和输出端的导通，从而实现VCC_I/0电压在VCC_Core电压后上电的功能；
[0012]3、本实用新型第一级延时电路、第二级延时电路均采用RC电路，通过调节RC电阻电容的阻值来改变上电启动的时间，以达到缓启动的效果；
[0013]4、本实用新型LDO不带使能控制引脚，对于具有多路电压需要上时序功能时，成本优势尤为明显。
[0014]在结合附图阅读本实用新型的实施方式的详细描述后，本实用新型的特点和优点将变得更加清楚。
【专利附图】
【附图说明】
[0015]图1是本实用新型的电路结构示意图；
[0016]图2是本实用新型的电路原理图。
【具体实施方式】
[0017]下面以【具体实施方式】对本实用新型作进一步详细的说明，但应当说明的是本实用新型的保护范围不仅仅限于此。
[0018]参阅图1，本实用新型电路由一个开关电源模块，一个低压差线性稳压器LD0、一个PMOS管、一个NPN三极管，2个延时电路组成。其中，开关电源模块输出VCC_VIN电压作为LDO的输入电压，同时也连接到PMOS管的源极；LD0用于产生VCC_Core电压连接第一级延时电路输入端，同时也作为电路中所需的供电电压；PM0S管作为输出VCC_I/0电压；NPN三极管的基极连接第一级延时电路，发射极接地，集电极连接第二级延时电路，作为PMOS管的栅极控制端，当VCC_Corel输出电压达到NPN三极管门限值时，NPN管导通，PMOS管栅极电压通过电阻拉低到地，此时已达到门限电压值，PMOS管导通，由于第二级延时电路的电容充电特性，PMOS管的漏极平缓输出VCC_I/0电压，从而保证VCC_I/0电压后于VCC_Core电压上电时序要求。
[0019]参阅图2，LD0采用的是成本低廉的三端口 AME1084芯片，第3引脚连接到电源的VIN，第I引脚连接电阻R3和电阻R4的公共端，第2引脚连接电阻R3的另一端，由电阻R3，电阻R4组成调节VCC_Core输出电压；第一级延时电路由电阻R2，电容C3组成，电阻R2的一端连接VCC_core，另一端连接NPN管Q2的基极和电容C3 —端相连，电容C3的另一端连接NPN管Q2的发射极接地；NPN管Q2三极管选用的是NPN型管，型号是BC847ALT1，它的集电极连接Rl的一端；第二极延时电路由电阻R1，电容Cl组成，电阻Rl的另一端连接电容Cl的一端和PMOS管Ql的栅极，电容Cl的另一端连接VIN和PMOS管Ql的源极；PM0S管选用的P沟道SI4465DY芯片，该芯片具有场效应管特性功能。
[0020]本实用新型的工作原理如下:
[0021]当输入VCC_VIN电压经过Ul芯片输出VCC_Core电压，VCC_Core经过第一级延时电路电阻R2，C3，可以调节电阻R2，C3电阻电容的阻值以达到三极管导通的时间，当VCC_Core大于三极管Ql的Vge的门限值时，Q2导通，根据三极管开关特性，集电极电平变为低电平，电阻Rl电阻可近似接地，Ql导通，电压VCC_I/0电压与输入电压VCC_VIN相当，通过更改电阻Rl，Cl的电阻电容的阻值可以改变Ql的导通时间。从而VCC_Core电压优先VCC_I/O电压上电，完成上电时序功能需求。
[0022]虽然结合附图描述了本实用新型的实施方式，但是本领域的技术人员可以在所附权利要求的范围之内作出各种变形或修改，只要不超过本实用新型的权利要求所描述的保护范围，都应当在本实用新型的保护范围之内。
【权利要求】
1.一种双延时上电时序控制电路，包括一开关电源模块，其特征在于:还包括与所述开关电源模块连接的低压差线性稳压器LDO和PMOS管、以及与所述PMOS管连接的NPN管，所述低压差线性稳压器LDO与NPN管之间设置有第一级延时电路，所述电源模块与NPN管之间设置有第二级延时电路，所述开关电源模块输出VIN电压作为LDO的输入电压，同时也与PMOS管的源极连接；LD0产生VCC_Core电压连接第一级延时电路输入端，同时也作为电路中所需的供电电压，PMOS管输出VCC_I/0电压。
2.如权利要求1所述的一种双延时上电时序控制电路，其特征在于:所述第一级延时电路由电阻(R2)，电容(C3)组成，电阻(R2)的一端连接VCC_core，另一端连接NPN管(Q2)的基极和电容(C3)的一端，电容(C3)的另一端连接NPN管(Q2)的发射极接地。
3.如权利要求1所述的一种双延时上电时序控制电路，其特征在于:所述第二级延时电路由电阻(Rl)，电容(Cl)组成，电阻(Rl)的一端连接NPN管(Q2)的集电极，另一端连接电容(Cl)的一端和PMOS管(Ql)的栅极，电容(Cl)的另一端连接VIN和PMOS管(Ql)的源极。
4.如权利要求1所述的一种双延时上电时序控制电路，其特征在于:所述PMOS管选用P沟道SI446OTY的芯片。
【文档编号】H03K17/28GK203522681SQ201320642454
【公开日】2014年4月2日 申请日期:2013年10月18日 优先权日:2013年10月18日
【发明者】谢华超 申请人:深圳市新格林耐特通信技术有限公司