一种宽带捷变频频率综合器组件的制作方法
【专利摘要】本实用新型公开了一种宽带捷变频频率综合器组件，其特征在于：包括晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路；晶振、锁相模块、扩频电路、放大器和功率调整电路依次连接，锁相模块上还连接有预置电路，功率调整电路还与输出相连。本实用新型所提供的宽带捷变频频率综合器组件具有如下优点：细步进、低杂散；跳频速度更快；体积小、性能稳定、指标一致性高。
【专利说明】一种宽带捷变频频率综合器组件
【技术领域】
[0001]本实用新型涉及微波通讯电子器件【技术领域】，具体涉及一种雷达通信领域中应用的宽带捷变频频率综合器组件。
【背景技术】
[0002]频率源是雷达、通信、电子对抗等系统的核心部件之一，很多现代电子设备和系统的功能的实现都直接依赖于所用频率源的性能。当今高性能的频率源都通过频率合成技术来实现。
[0003]频率合成技术是一项具有高难度的先进电路技术，它的应用范围非常广，包括通讯系统、导航系统、雷达、空间电子技术及仪器、仪表等都需要应用频率源技术，并且频率源的性能指标直接影响整机的性能指标。我国早在70年代初，就有研究所对频率合成技术展开了研制工作，并取得了一定成绩，但是因技术难度大以及其它一些原因使早期研究的几个研究所都没有坚持下来。到了 80年代国内整机研究所因工程需要，都纷纷成立了自己的研制团队。虽然经过这些研制团队20多年的奋斗，在频率源技术我国已经取得了 一些成绩，但至今我国频率合成技术与发达国家相比，仍然相差较远。
[0004]微波频率源的合成方式可分为直接合成和间接合成两大类。间接合成即锁相式频率合成器具有很高的工作频率，很宽的工作频带及较好的频谱纯度，但锁定时间较长，另外间接频率合成源的频谱分辨率较低。而直接频率合成具有极高的频率分辨率和极短的频率转换时问，但工作频带受限，目前DDS的直接输出频率在IGHz以下，如果需工作在更高的频段，要采取倍频等方式，使用大量的滤波器，增加了系统的体积及复杂程度。目前要产生us以下的跳频时间基本都采用直接频率合成方式，但直接频率合成方式的工作缺点是工作频段低，带宽窄，杂散大。
实用新型内容
[0005]本实用新型的目的是解决上述问题，提供一种宽带捷变频频率综合器组件，该频率综合器组件具有细步进、跳频时间短、杂散小、输出频带宽等优点，在工作频段内稳定性能好、工作温度范围广。
[0006]本实用新型的宽带捷变频频率综合器组件，包括晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路；晶振、锁相模块、扩频电路、放大器和功率调整电路依次连接，锁相模块上还连接有预置电路，功率调整电路还与输出相连。
[0007]所述晶振为恒温晶体振荡器。
[0008]所述锁相模块为数字锁相环。
[0009]所述预置电路为辅助锁定电路。
[0010]所述晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路的输入阻抗和输出阻抗均为50欧姆。
[0011]综上所述，本实用新型所提供的宽带捷变频频率综合器组件具有如下优点:[0012]1、采用了 DDS激励锁相环的频率合成方式，DDS输出信号作为锁相环的参考频率，通过程序控制DDS输出的频率改变锁相环输出频率，相比于传统的锁相环，该方案可以利用较高的鉴相频率来提高锁相环的频率切换速度，同时利用DDS的高分辨率来保证频率间隔，同时PLL环路的带通特性可以很好的抑制DDS输出频谱中的部分杂散，使该频率综合器组件具有细步进、低杂散的特点；
[0013]2、本频率综合器组件采用了先进的预置电路，在锁相环中加入该预置电路后可大大提高锁相环的锁定时间，使得跳频速度更快；
[0014]3、所有部件和电路均为标准化部件，大大减小了电路尺寸，体积小、性能稳定、指
标一致性高。
【专利附图】
【附图说明】
[0015]图1为宽带捷变频频率综合器组件的原理图。
【具体实施方式】
[0016]下面结合附图对本实用新型的【具体实施方式】做详细的说明。
[0017]如图1所示，本实用新型的宽带捷变频频率综合器组件，包括晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路；晶振、锁相模块、扩频电路、放大器和功率调整电路依次连接，锁相模块上还连接有预置电路，功率调整电路还与输出相连。所述晶振为恒温晶体振荡器。所述锁相模块为数字锁相环。所述预置电路为辅助锁定电路。所述晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路的输入阻抗和输出阻抗均为50欧姆。晶振应为恒温晶体振荡器，具有超低相噪、高稳定度和高频率准确度的特征；所述锁相模块、时钟模块均需要晶振为其提供高纯度、高稳定度、高频率准确度和超低相噪的参考信号才能完成锁相功能；所述锁相模块是由并口控制的数字锁相环构成，具有相噪低和跳频时间较短的特征；所述直接数字锁相模块需要时钟模块为其提供一个高纯度的低相噪信号做参考进行频率合成。
[0018]由晶振为直接数字锁相模块提供参考信号使其能够锁定输出频率信号；由直接数字锁相模块产生线性调频信号，该信号给锁相模块提供参考；该参考信号进入锁相模块后与VCO反馈信号进行鉴相，并通过辅助锁定电路进行辅助锁相，最终产生基带信号；该基带信号经扩频电路进行扩频滤波后，滤除杂散分量，经放大器进行信号放大，再经过功率调整模块进行信号的功率调整，调整整个频带内的功率平坦度。
[0019]用Agilent公司生产的频谱分析仪E4447，示波器DHD3203，对本实用新型宽带捷
变频频率综合器组件进行测试，测试结果见下表:
[0020]
【权利要求】
1.一种宽带捷变频频率综合器组件，其特征在于:包括晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路；晶振、锁相模块、扩频电路、放大器和功率调整电路依次连接，锁相模块上还连接有预置电路，功率调整电路还与输出相连。
2.根据权利要求1所述的宽带捷变频频率综合器组件，其特征在于:所述晶振为恒温晶体振荡器。
3.根据权利要求1所述的宽带捷变频频率综合器组件，其特征在于:所述锁相模块为数字锁相环。
4.根据权利要求1所述的宽带捷变频频率综合器组件，其特征在于:所述预置电路为辅助锁定电路。
5.根据权利要求1所述的宽带捷变频频率综合器组件，其特征在于:所述晶振、直接数字锁相模块、锁相模块、预置电路、扩频电路、放大器和功率调整电路的输入阻抗和输出阻抗均为50欧姆。
【文档编号】H03L7/16GK203590201SQ201320674164
【公开日】2014年5月7日 申请日期:2013年10月29日 优先权日:2013年10月29日
【发明者】孙科, 万鸣, 张意, 徐伟, 廖志雄 申请人:成都西科微波通讯有限公司