高压晶体管的衬底驱动器和高压晶体管开关系统的制作方法
【专利摘要】本申请涉及高压晶体管的衬底驱动器。本申请讨论了用于利用具有低额定电压的栅极的晶体管来驱动高压晶体管的衬底的装置和方法。在一个示例中，衬底驱动器可包括：输出端，其被配置为耦合到高压晶体管的衬底；提取电路，其被配置为当高压晶体管处于高阻抗状态时，将输出端耦合到高压晶体管的输入端子处的输入电压或高压晶体管的输出端子处的输出电压；以及，旁路电路，其被配置为当高压晶体管处于低阻抗状态时，将衬底驱动器的输出端耦合到输出电压。
【专利说明】高压晶体管的衬底驱动器和高压晶体管开关系统
【技术领域】
[0001]本申请讨论了高压晶体管的衬底驱动器，并且具体地，讨论了用于驱动高压晶体管的衬底的装置和方法。
【背景技术】
[0002]用于控制高压晶体管开关的电路需要能够承受高电压，以提供某些鲁棒控制电路。因此，高压晶体管的控制电路通常使用高额定电压的元件，这些元件成本高，占用较大的器件面积，而提供较差的性能。
实用新型内容
[0003]除了其他方面以外，本申请讨论了用于利用具有低额定电压的栅极的晶体管来驱动高压晶体管的衬底的装置和方法。在一个示例中，一种用于高压晶体管的衬底驱动器，所述高压晶体管被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离，所述衬底驱动器包括:输出端，其被配置为耦合到所述高压晶体管的衬底；提取电路，其被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。
[0004]本申请进一步讨论了一种高压晶体管开关系统，包括:高压场效应晶体管，其被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离；以及衬底驱动器，其被配置为驱动所述高压场效应晶体管的衬底，所述衬底驱动器包括:输出端，其被配置为耦合到所述高压场效应晶体管的衬底；提取电路，所述提取电路被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。
[0005]这部分旨在提供对本专利申请的主题的概述。这部分并非旨在提供本实用新型的排他性的或详尽的说明。本文包括了详细的描述，以提供关于本专利申请的进一步信息。
【专利附图】
【附图说明】
[0006]图1大体示出了高压晶体管选通门系统，其包括示例性的衬底驱动器；
[0007]图2大体示出了用于高压晶体管开关的示例性衬底驱动器。
【具体实施方式】
[0008]本申请的某些实施例可允许具有低压栅极的器件被用来驱动高压FET的衬底。一些示例可在FET被启用的情况下，使体效应最小。当FET被禁用时，衬底-源极二极管和衬底-漏极二极管可被反向偏置。
[0009]图1大体示出了高压晶体管选通门(pass gate)系统100,其包括示例性的衬底驱动器。在某些示例中，高压晶体管选通门系统100可包括:高压晶体管101、使能控制逻辑102以及衬底驱动器103。使能控制逻辑102响应于使能信号(ENABLE)，利用耦合到高压晶体管101的栅极的输出端来对高压晶体管101在高阻抗状态与低阻抗状态之间进行切换。在某些示例中，高阻抗状态将高压晶体管101的输入端子与高压晶体管的输出端子隔开。在一些示例中，使能控制逻辑102可包括额外的输入端，额外的输入端包括，但不限于，供电电压输入端，用于接收高压晶体管101的输入端子处的输入电压(Vin)的输入端，用于接收高压晶体管101的输出端子处的输出电压(Vott)的输入端，或其组合。
[0010]在某些示例中，衬底驱动器103可将高压晶体管的衬底耦合到一电压上，所述电压改善该高压晶体管的性能。在一些示例中，具有低压栅极的器件可被用于驱动高压晶体管101的衬底，以使高压晶体管101的体二极管效应最小，例如，当高压晶体管101被启用或处于低阻抗状态时，使体效应最小，并且，当高压晶体管101被禁用或处于高阻抗状态时，维持高压晶体管101的衬底源极二极管和衬底漏极二极管处于反向偏置。在一些示例中，衬底驱动器103可包括额外的输入端，额外的输入端包括，但不限于，供电电压输入端。
[0011]图2大体示出了用于高压晶体管开关(未示出)的示例性衬底驱动器203。在某些示例中，衬底驱动器203可包括交叉耦合电路，有时被称为提取电路(pick circuit) 204。在一些示例中，当选通门晶体管被关断，或处于高阻抗状态时，提取电路204可将两电压电平中的一个施加到高压晶体管(例如，高压选通门晶体管或高压FET)的衬底上。
[0012]在某些示例中，提取电路204可包括第一晶体管开关205，所述第一晶体管开关205交叉耦合到第二晶体管开关206，以提供用于耦合到高压选通门晶体管的衬底的输出电压(VBlM)。在一些不例中，每个晶体管开关205、206可包括两个横向扩散晶体管(Ml和M2，M3和M4)，所述横向扩散晶体管可包括低压栅极并可适应在每个横向扩散晶体管(M1，M2，M3，M4)的漏极节点上的高电压。与具有高栅-源额定电压(Ves)的高压晶体管相比，横向扩散晶体管相对较小且使用成本更低，并且可提供改进的性能。提取电路204的第一输入端207和第二输入端208可在高压选通门晶体管的切换端子处耦合到电压(VIN，VOTT)。提取电路204的输出端209可耦合到选通门晶体管的衬底。图2的示例性衬底驱动器203包括NMOS型晶体管。提取电路204可在高压选通门晶体管的每个切换端子上接收电压(VIN，Vout),并可向输出端209提供这两个电压中较低的电压(VBlM)，所述输出端209用于耦合到高压选通门晶体管的衬底。在某些示例中，当选通门被禁用(比如说，“关断”或处于高阻抗状态)时，将选通门的衬底驱动到最负电压(Vin或Vott)可保持源极-衬底二极管和漏极-衬底二极管反向偏置。在某些示例中，交叉耦合电路可包括PMOS器件，并且交叉耦合电路可被配置为将选通门的衬底耦合到两个所接收的电压中的较高电压。在某些示例中，提取电路204的每个晶体管开关205、206可包括两个串联耦合的横向扩散晶体管，以及二极管(Dl，D2)，所述二极管被耦合到横向扩散晶体管的栅极和共同节点之间，所述公共节点在横向扩散晶体管之间。在横向扩散晶体管之间的二极管配置可允许晶体管开关205、206两端的高电压被适当地分布于每个横向扩散晶体管的漏-源结两端，同时还对栅极结的低压属性进行保护。在一些示例中，当横向扩散晶体管(Ml，M2，M3，M4)被禁用时，二极管Dl和D2可钳制横向扩散晶体管对(M1-M2和M3-M4)的共同源极，或共同源极节点，以防止通过耦合到超过横向扩散晶体管(M1，M2，M3，M4)的低压栅-源结的额定Ves的高电压对共同源极节点进行充电。在某些示例中，提取电路204可包括齐纳二极管(D3，D4)，所述齐纳二极管耦合在输出端209与每个晶体管开关205、206的每对横向扩散晶体管(Ml和M2，M3和M4)的栅极之间。齐纳二极管(D3，D4)可钳制栅极电压以保护每个横向扩散晶体管(Ml，M2，M3，M4)的栅极氧化层免受过电压应力。在某些示例中，提取电路204可包括限流电阻器(R1，R2 )，所述限流电阻器与每个交叉耦合相关联。
[0013]在某些示例中，衬底驱动器203可包括旁路电路210。在一些示例中，当高压选通门晶体管被启用(比如说，“接通”或处于低阻抗状态)时，旁路电路210可将衬底驱动器203的输出端209耦合到第三电压电平。在某些示例中，第三电压可以是与高压选通门晶体管相关联的输入电压(Vin)或是与高压选通门晶体管相关联的输出电压(VTOT)。在某些示例中，旁路电路210可被用于确保:通过低阻抗路径来对高压选通门晶体管的衬底进行驱动。例如，在没有旁路电路210的情况下，可单独通过交叉耦合电路来驱动衬底。然而，如果在输入电压与输出电压(VIN，Vott)之间不存在显著的电势差，那么将没有可用于接通交叉耦合的晶体管开关205、206中的一个的栅极电势。因此，可以让衬底悬浮(floating)。在某些示例中，旁路电路210可包括一对横向扩散晶体管(M5，M6)，这一对横向扩散晶体管耦合在第三电压与输出端209之间。在某些示例中，旁路电路的横向扩散晶体管(M5，M6)的栅极可被耦合到选通门的使能信号(ENABLE)或选通门的使能信号的表示。在某些示例中，当旁路电路210的横向扩散晶体管(M5，M6)被禁用时，二极管(D5)可钳制这一对横向扩散晶体管(M5-M6)的共同源极节点，以防止通过耦合到超过每个横向扩散晶体管(M5，M6)的额定Ves的高电压对共同源极节点进行充电。
[0014]示例性的衬底驱动器的优点为:横向扩散晶体管可允许电路使用某些高电压结构来切换高电压，同时在电路的其他部分使用低电压结构。在本申请中，高电压可包括超过常规CMOS栅极应力的电压。在某些示例中，当低压元件被规定为在大约2.5伏的最大值处运行时，高电压可包括大约2.5伏以上的电压。在某些示例中，当低压器件被规定为在大约5伏的最大值处运行时，高电压可包括大约5伏以上的电压，等等。在某些示例中，高压器件被规定为在超过60伏的漏-源电压下运行。
[0015]补充注释
[0016]在示例I中，一种用于高压晶体管的衬底驱动器，包括:输出端，所述输出端被配置为耦合到高压晶体管的衬底；提取电路，所述提取电路被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到输入端子处的输入电压或输出端子处的输出电压；以及，旁路电路，所述旁路电路被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。所述高压晶体管可在低阻抗状态下将输入端子与输出端子耦合，并且可在高阻抗状态下将输入端子与输出端子隔开。
[0017]在示例2中，示例I中的提取电路可选地包括:第一晶体管开关，所述第一晶体管开关包括栅极节点、第一和第二开关节点，其中，所述第一晶体管开关被配置为在所述第一晶体管开关的第一开关节点处接收输入电压；第二晶体管开关，所述第二晶体管开关包括栅极节点、第一和第二开关节点，其中，所述第二晶体管开关被配置为在所述第二晶体管开关的第一开关节点处接收输出电压；第一限流电阻器，所述第一限流电阻器被配置为将所述第一晶体管开关的第一开关节点耦合到所述第二晶体管开关的栅极节点；第二限流电阻器，所述第二限流电阻器被配置为将所述第二晶体管开关的第一开关节点耦合到所述第一晶体管开关的栅极节点。
[0018]在示例3中，示例I至2中的任何一个或多个的提取电路可选地包括第一齐纳二极管，所述第一齐纳二极管具有阴极和阳极，所述第一齐纳二极管的阴极耦合到所述第一晶体管开关的栅极节点，所述第一齐纳二极管的阳极耦合到所述第一晶体管开关的第二开关节点。
[0019]在示例4中，示例I至3中的任何一个或多个的提取电路可选地包括第二齐纳二极管，所述第二齐纳二极管具有阴极和阳极，所述第二齐纳二极管的阴极耦合到所述第二晶体管开关的栅极节点，所述第二齐纳二极管的阳极耦合到所述第二晶体管开关的第二开关节点。
[0020]在示例5中，示例I至4中的任何一个或多个的第一晶体管开关可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第一晶体管开关的第一横向晶体管的栅极与所述第一晶体管开关的第二横向晶体管的栅极在所述第一晶体管开关的栅极节点处耦合在一起。
[0021]在示例6中，示例I至5中的任何一个或多个的第二晶体管开关可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第二晶体管开关的第一横向晶体管的栅极与所述第二晶体管开关的第二横向晶体管的栅极在所述第二晶体管开关的栅极节点处耦合在一起。
[0022]在示例7中，示例I至6中的任何一个或多个的旁路电路可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，所述第一横向扩散晶体管被配置为耦合到所述高压晶体管的开关节点，并且，所述第二横向扩散晶体管被配置为利用所述衬底驱动器的输出端来耦合到所述高压晶体管的衬底。
[0023]在示例8中，一种用于驱动高压场效应晶体管FET的衬底的方法，所述高压FET被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且，所述高压FET被配置为在高阻抗状态下，将输入端子与输出端子隔离，所述方法包括:在衬底驱动器电路处接收低压使能信号，所述低压使能信号被配置为在低阻抗状态下建立所述高压FET;在旁路电路的栅极节点处接收低压使能信号；以及，利用串联耦合在所述高压FET的输出节点与衬底之间的所述旁路电路的第一横向扩散晶体管和第二横向扩散晶体管，来将所述高压FET的输出端子耦合到所述高压FET的衬底。
[0024]在示例9中，示例I至8中的任何一个或多个的方法可选地包括:在提取电路的第一输入端处，从所述高压FET的输出端子处来接收输出电压；在提取电路的第二输入端处，从所述高压FET的输入端子处来接收输入电压；以及，当所述输出电压低于所述输入电压时，利用串联耦合在所述高压FET的输出端子与所述高压FET的衬底之间的第一对横向扩散晶体管，来将所述输出电压耦合到所述高压FET的衬底；其中，所述第一对横向扩散晶体管被交叉耦合到第二对横向扩散晶体管，所述第二对横向扩散晶体管被串联耦合在所述高压FET的输入端子与所述高压FET的衬底之间。
[0025]在示例10中，示例I至9中的任何一个或多个的方法可选地包括:当所述输入电压低于所述输出电压时，利用串联耦合在所述高压FET的输入端子与所述高压FET的衬底之间的第二对横向扩散晶体管，来将所述输入电压耦合到所述高压FET的衬底。[0026]在示例11中，示例I至10中的任何一个或多个的方法可选地包括:利用耦合在所述第一对横向扩散晶体管的栅极节点与所述高压FET的衬底之间的第一齐纳二极管，在所述第一对横向扩散晶体管的栅极节点处钳制第一电压，以阻止所述第一对横向扩散晶体管的栅极氧化层应力。
[0027]在示例12中，示例I至11中的任何一个或多个的钳制第一电压可选地包括利用第一限流电阻器来限制第一交叉耦合连接的第一电流，所述第一交叉耦合连接处于所述第一对横向扩散晶体管与所述第二对横向扩散晶体管之间。
[0028]在示例13中，示例I至12中的任何一个或多个的方法可选地包括:利用耦合在所述第二对横向扩散晶体管的栅极节点与所述高压FET的衬底之间的第二齐纳二极管，在所述第二对横向扩散晶体管的栅极节点处钳制第二电压，以阻止所述第二对横向扩散晶体管的栅极氧化层应力。
[0029]在示例14中，示例I至13中的任何一个或多个的钳制第二电压可选地包括利用第二限流电阻器来限制第二交叉耦合连接的第二电流，所述第二交叉耦合连接处于所述第一对横向扩散晶体管与所述第二对横向扩散晶体管之间。
[0030]在示例15中，一种高压晶体管开关系统可包括:高压场效应晶体管，其被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且在高阻抗状态下，将所述输入端子与所述输出端子隔离；以及，衬底驱动器，其被配置为驱动所述高压场效应晶体管的衬底。所述衬底驱动器可包括:输出端，其被配置为耦合到所述高压场效应晶体管的衬底；提取电路，所述提取电路被配置为当所述选通门开关处于高阻抗状态时，将所述高压场效应晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及，旁路电路，其被配置为当所述高压场效应晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。
[0031]在示例16中，示例I至15中的任何一个或多个的提取电路可选地包括:第一晶体管开关，所述第一晶体管开关包括栅极节点、第一开关节点和第二开关节点，其中，所述第一晶体管开关被配置为在所述第一晶体管开关的第一开关节点处接收所述输入电压；第二晶体管开关，所述第二晶体管开关包括栅极节点、第一开关节点和第二开关节点，其中，所述第二晶体管开关被配置为在所述第二晶体管开关的第一开关节点处接收所述输出电压；第一限流电阻器，其被配置为将所述第一晶体管开关的第一开关节点耦合到所述第二晶体管开关的栅极节点；以及，第二限流电阻器，其被配置为将所述第二晶体管开关的第一开关节点耦合到所述第一晶体管开关的栅极节点。
[0032]在示例17中，示例I至16中的任何一个或多个的提取电路可选地包括第一齐纳二极管，所述第一齐纳二极管具有阴极和阳极，所述第一齐纳二极管的阴极耦合到所述第一晶体管开关的栅极节点，所述第一齐纳二极管的阳极耦合到所述第一晶体管开关的第二开关节点。
[0033]在示例18中，示例I至17中的任何一个或多个的提取电路可选地包括第二齐纳二极管，所述第二齐纳二极管具有阴极和阳极，所述第二齐纳二极管的阴极耦合到所述第二晶体管开关的栅极节点，所述第二齐纳二极管的阳极耦合到所述二晶体管开关的第二开关节点。
[0034]在示例19中，示例I至18中的任何一个或多个的第一晶体管开关可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第一晶体管开关的第一横向晶体管的栅极与所述第一晶体管开关的第二横向晶体管的栅极在所述第一晶体管开关的栅极节点处耦合在一起。
[0035]在示例20中，示例I至19中的任何一个或多个的第二晶体管开关可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第二晶体管开关的第一横向晶体管的栅极与所述第二晶体管开关的第二横向晶体管的栅极在所述第二晶体管开关的栅极节点处耦合在一起。
[0036]在示例21中，示例1至13中的任何一个或多个的旁路电路可选地包括第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，所述第一横向扩散晶体管被配置为耦合到所述高压晶体管的开关节点，并且，所述第二横向扩散晶体管被配置为利用所述衬底驱动器的输出端来耦合到所述高压晶体管的衬
。
[0037]上述详细说明参照了附图，附图也是所述详细说明的一部分。附图通过举例说明的方式示出了可以实施本实用新型的具体实施例。在本申请中，这些实施例也可以称作“示例”。这些示例还可以包括除了所示出或所描述的那些要素以外的要素。然而，本发明人还设想了在其中仅提供了所示出或所描述的那些要素的示例。此外，本发明人还参照特定的示例(或者其一个或两个以上的方面)或者参照本申请所示出或所描述的其他示例(或者其一个或两个以上的方面)设想了使用所示出或所描述的那些要素(或者其一个或两个以上的方面)的任意组合或排列的示例。
[0038]本申请所涉及的所有出版物、专利及专利文件全部作为本实用新型的参考内容，尽管它们是分别加以参考的。如果本申请与参考文件之间存在用途差异，则将参考文件的用途视作本申请的用途的补充，若两者之间存在不可调和的差异，则以本申请的用途为准。
[0039]在本申请中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或两个以上，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本申请中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在本申请中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在所附的权利要求中，术语“包含”和“包括”是开放性的，即，系统、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的元件的，依然视为落在该项权利要求的范围之内。而且，在所附的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。
[0040]本申请所描述的方法示例可以是至少部分实现的机器或计算机。一些示例可以包括使用指令编码的计算机可读介质或机器可读介质，所述指令可操作以将电子设备配置为执行上面的示例中描述的方法。这些方法的执行可以包括代码，例如，微代码、汇编语言代码、高级语言代码等等。此类代码可以包括用于执行各种方法的计算机可读指令。该代码可以形成计算机程序产品的一部分。此外，在一个示例中，代码可以例如在执行期间或者其他时候有形地存储在一个或两个以上易失性的、非暂时性的或者非易失性的有形的计算机可读介质上。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘(⑶)和数字视频光盘(DVD))、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等等。[0041]上面的描述旨在解说而非限制。例如，上面描述的示例(或者其一个或两个以上的方面)可以相互结合使用。例如，本领域普通技术人员通过回顾上面的描述可以使用其他实施例。提供摘要被以允许阅读者快速地确定技术公开的性质。应当理解的是，该摘要将不用于解释或限制权利要求的范围或意义。此外，在上面的【具体实施方式】中，各种特征可以组合在一起以精简本公开。这不应理解成未要求的公开特征对任何权利要求来说是必不可少的。相反，创造性的主题可以依赖于比特定公开的实施例的所有特征更少的特征。因而，所附的权利要求以此方式并入【具体实施方式】中:其中每一个权利要求作为单独的实施例，并且设想可以以各种组合或排列将这些实施例相互结合。本实用新型的范围应当参照所附的权利要求以及与拥有这些权利要求的等同物的整个范围来确定。
【权利要求】
1.一种用于高压晶体管的衬底驱动器，所述高压晶体管被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离，所述衬底驱动器包括: 输出端，其被配置为耦合到所述高压晶体管的衬底； 提取电路，其被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及 旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。
2.根据权利要求1所述的衬底驱动器，其中，所述提取电路包括: 第一晶体管开关，所述第一晶体管开关包括栅极节点、第一和第二开关节点，其中，所述第一晶体管开关被配置为在所述第一晶体管开关的第一开关节点处接收所述输入电压； 第二晶体管开关，所述第二晶体管开关包括栅极节点、第一和第二开关节点，其中，所述第二晶体管开关被配置为在所述第二晶体管开关的第一开关节点处接收所述输出电压； 第一限流电阻器，其被配置为将所述第一晶体管开关的第一开关节点耦合到所述第二晶体管开关的栅极节点；以及 第二限流电阻器，其被配置为将所述第二晶体管开关的第一开关节点耦合到所述第一晶体管开关的栅极节点。
3.根据权利要求2所述的衬底驱动器，其中，所述提取电路包括第一齐纳二极管，所述第一齐纳二极管具有阴极和阳极，所述第一齐纳二极管的阴极耦合到所述第一晶体管开关的栅极节点，所述第一齐纳二极管的阳极耦合到所述第一晶体管开关的第二开关节点。
4.根据权利要求3所述的衬底驱动器，其中，所述提取电路包括:第二齐纳二极管，所述第二齐纳二极管具有阴极和阳极，所述第二齐纳二极管的阴极耦合到所述第二晶体管开关的栅极节点，所述第二齐纳二极管的阳极耦合到所述第二晶体管开关的第二开关节点。
5.根据权利要求2所述的衬底驱动器，其中，所述第一晶体管开关包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第一晶体管开关的所述第一横向晶体管的栅极与所述第一晶体管开关的所述第二横向晶体管的栅极在所述第一晶体管开关的栅极节点处耦合在一起。
6.根据权利要求2所述的衬底驱动器，其中，所述第二晶体管开关包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第二晶体管开关的所述第一横向晶体管的栅极与所述第二晶体管开关的所述第二横向晶体管的栅极在所述第二晶体管开关的栅极节点处耦合在一起。
7.根据权利要求1所述的衬底驱动器，其中，所述旁路电路包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，所述第一横向扩散晶体管被配置为耦合到所述高压晶体管的开关节点，并且，所述第二横向扩散晶体管被配置为利用所述衬底驱动器的输出端来耦合到所述高压晶体管的衬底。
8.—种1?压晶体管开关系统，包括: 高压场效应晶体管，其被配置为在低阻抗状态下，将输入端子与输出端子耦合，并且被配置为在高阻抗状态下，将所述输入端子与所述输出端子隔离；以及 衬底驱动器，其被配置为驱动所述高压场效应晶体管的衬底，所述衬底驱动器包括: 输出端，其被配置为耦合到所述高压场效应晶体管的衬底； 提取电路，所述提取电路被配置为当选通门开关处于高阻抗状态时，将所述高压晶体管的衬底耦合到所述输入端子处的输入电压或所述输出端子处的输出电压；以及 旁路电路，其被配置为当所述高压晶体管处于低阻抗状态时，将所述衬底驱动器的输出端耦合到所述输出电压。
9.根据权利要求8所述的高压晶体管开关系统，其中，所述提取电路包括: 第一晶体管开关，所述第一晶体管开关包括栅极节点、第一开关节点和第二开关节点，其中，所述第一晶体管开关被配置为在所述第一晶体管开关的第一开关节点处接收所述输入电压； 第二晶体管开关，所述第二晶体管开关包括栅极节点、第一开关节点和第二开关节点，其中，所述第二晶体管开关被配置为在所述第二晶体管开关的第一开关节点处接收所述输出电压； 第一限流电阻器，其被配置为将所述第一晶体管开关的第一开关节点耦合到所述第二晶体管开关的栅极节点；以及 第二限流电阻器 ，其被配置为将所述第二晶体管开关的第一开关节点耦合到所述第一晶体管开关的栅极节点。
10.根据权利要求9所述的高压晶体管开关系统，其中，所述提取电路包括:第一齐纳二极管，所述第一齐纳二极管具有阴极和阳极，所述第一齐纳二极管的阴极耦合到所述第一晶体管开关的栅极节点，所述第一齐纳二极管的阳极耦合到所述第一晶体管开关的第二开关节点。
11.根据权利要求10所述的高压晶体管开关系统，其中，所述提取电路包括:第二齐纳二极管，所述第二齐纳二极管具有阴极和阳极，所述第二齐纳二极管的阴极耦合到所述第二晶体管开关的栅极节点，所述第二齐纳二极管的阳极耦合到所述二晶体管开关的第二开关节点。
12.根据权利要求9所述的高压晶体管开关系统，其中，所述第一晶体管开关包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第一晶体管开关的所述第一横向晶体管的栅极与所述第一晶体管开关的所述第二横向晶体管的栅极在所述第一晶体管开关的栅极节点处耦合在一起。
13.根据权利要求9所述的高压晶体管开关系统，其中，所述第二晶体管开关包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，其中，所述第二晶体管开关的所述第一横向晶体管的栅极与所述第二晶体管开关的所述第二横向晶体管的栅极在所述第二晶体管开关的栅极节点处耦合在一起。
14.根据权利要求8所述的高压晶体管开关系统，其中，所述旁路电路包括:第一横向扩散晶体管和第二横向扩散晶体管，所述第一横向扩散晶体管和第二横向扩散晶体管串联耦合，所述第一横向扩散晶体管被配置为耦合到所述高压晶体管的开关节点，并且，所述第二横向扩散晶体管被配置为利用所述衬底驱动器的输出端来耦合到所述高压晶体管的衬
。
【文档编号】H03K17/687GK203722595SQ201320709076
【公开日】2014年7月16日 申请日期:2013年11月11日 优先权日:2012年11月9日
【发明者】J·L·斯图兹, T·戴格尔 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司