用于抑制d类放大器输出级中的过冲电压故障的分裂电容器方案的制作方法
【专利摘要】本发明提供了D类功率放大器。所述D类功率放大器包括具有多个输出晶体管的D类驱动电路、耦合到所述多个输出晶体管中的至少一个输出晶体管的至少一个有源钳位电路、以及耦合至所述至少一个有源钳位电路、用于控制所述至少一个输出晶体管的电压的至少一个滤波器组电路。因此，减小了所述输出晶体管的漏极节点和源极节点两端的电压(VDS)、栅极节点和源极节点两端的电压(VGS)和栅极节点和漏极节点两端的电压(VGD)，从而在消耗较少功率并且使用较小管芯面积的同时提高了所述功率放大器的可靠性。
【专利说明】用于抑制D类放大器输出级中的过冲电压故障的分裂电容 器方案
[0001] 相关申请的交叉引用
[0002] 本申请要求于2012年5月2日提交的、题为"SPLIT CAPACITORS SCHEME FOR SUPPRESSING OVERSHOOT VOLTAGE GLITCHES IN CLASS D AMPLIFIER OUTPUT STAGE" 的美 国临时申请序列号No. 61/641，791的优先权的权益，通过引用将该申请的全部内容明确地 并入本文中。
【技术领域】
[0003] 本公开内容总体涉及电子电路，并且更具体地涉及抑制D类放大器中的过冲电压 故障。
【背景技术】
[0004] 便携式电子设备被广泛用于提供诸如视频、音乐、语音和其它多媒体的观看和收 听之类的各种功能。为了收听这些功能的音频部分，音频放大器用于驱动扬声器来产生声 音。此外，音频源信号类型可以具有不同的音质和带宽。容纳大量的源信号类型可能增加 音频放大器设计的复杂性。
[0005] 能够在使设备尺寸保持最小的同时播放各种形式的音频的便携式设备的用户持 续增加。为了使设备的尺寸最小化，制造商通常将越来越多的功能并入到专用集成电路 (ASIC)中，而不采用分立的部件。为了放大音频信号以使其能够驱动外部扬声器，功率放大 器必须能够增大源信号的功率。
[0006] 输出放大器通常用于诸如音频功率放大器、电话线路驱动器等的各种应用中。输 出放大器可以被分类成不同种类，例如A类、B类、AB类和D类。A、B和AB类放大器是在线 性区中运行的线性放大器。D类放大器是在三极管区和截止区中运行的开关模式放大器。 因此，D类放大器通常可以实现比线性放大器更高的功率效率。
【发明内容】
[0007] D类功率放大器可以包括多个输出晶体管。然而，由于VDD和VSS振铃的缘故，输出 晶体管的漏极节点和源极节点两端的电压（VDS)、栅极节点和源极节点两端的电压（VGS) 和栅极节点和漏极节点两端的电压（VGD)可能很高，以至于使D类功率放大器失去可靠性， 并且最终导致设备故障。用于减小输出晶体管的VDS、VGS和V⑶的现有解决方案包含使用 滤波器组电路，所述滤波器组电路具有使用大管芯面积的大电容器，或者所述现有解决方 案包含使用消耗大量功率的电源钳位装置。因此，需要的是消耗较少功率并且使用较小管 芯面积的D类放大器。
[0008] 在本公开内容的一个方面中，提供了 D类功率放大器。D类功率放大器包括具有多 个输出晶体管的D类驱动电路、耦合到多个输出晶体管的至少一个输出晶体管的至少一个 有源钳位电路、以及耦合到至少一个有源钳位电路、用于控制至少一个输出晶体管的电压 的至少一个滤波器组电路。
【专利附图】
【附图说明】
[0009] 图1是示出了具有有源钳位电路和耦合到有源钳位电路的滤波器组电路的D类功 率放大器的示图；
[0010] 图2A是示出了第一类型滤波器组电路的示图；
[0011] 图2B是示出了第二类型滤波器组电路的示图；
[0012] 图3是示出了具有至少一个有源钳位电路和耦合到至少一个有源钳位电路的滤 波器组电路的D类功率放大器的示图；
[0013] 图4是抑制D类放大器中的过冲电压故障的方法的流程图；
[0014] 图5是示出了示例性装置中的不同模块/单元/部件之间的数据流的概念数据流 示图；
[0015] 图6是示出了用于采用处理系统的装置的硬件实施方式的示例的示图。
【具体实施方式】
[0016] 以下结合附图所阐述的【具体实施方式】是作为对各种配置的说明，并且并非旨在表 示可以实践本文中所描述的概念的唯一配置。出于提供对各种概念的深入理解的目的，具 体实施方式包括具体细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这 些具体细节的情况下实践这些概念。在一些实例中，以框图的形式示出了公知的结构和部 件，以避免使这些概念难以理解。
[0017] 现在将参考各种装置和方法来介绍电子电路的若干方面。这些装置和方法将在以 下【具体实施方式】中进行描述，并且在附图中通过各种方框、模块、部件、电路、步骤、过程、算 法等（统称为"要素"）示出了这些装置和方法。可以利用电子硬件、计算机软件或其任何 组合来实现这些要素。这种要素被实施为硬件还是软件取决于施加在整个系统上的特定应 用和设计限制。
[0018] 举例来说，可以利用包括一个或多个处理器的"处理系统"来实现要素、或要素的 任何部分、或要素的任何组合。处理器的示例包括被配置为执行整个公开内容中所描述的 各种功能的微处理器、微控制器、数字信号处理器（DSP)、现场可编程门阵列（FPGA)、可编 程逻辑器件（PLD)、状态机、门控逻辑、分立硬件电路和其它适合的硬件。处理系统中的一个 或多个处理器可以执行软件。软件应该被宽泛地理解为平均指令、指令集、代码、代码段、程 序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可 执行文件、执行线程、过程、功能等，无论被称为软件、固件、中间件、微代码、硬件描述语言 还是其它方面。
[0019] 因此，在一个或多个示例性实施例中，可以采用硬件、软件、固件或其任何组合的 形式来实施所描述的功能。如果采用软件的形式实施，则可以将功能存储在计算机可读介 质上，或者可以将功能作为一个或多个指令或代码编码在计算机可读介质上。计算机可读 介质包括计算机存储介质。存储介质可以是可以由计算机存取的任何可用介质。通过示例 而不是限制的方式，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存 储、磁盘存储或其它磁存储设备、或者可以用于以指令或数据结构的形式携带或存储所需 的程序代码并且可以由计算机存取的任何其它介质。如本文中所使用的，磁盘和光盘包括 压缩光盘（CD)、激光光盘、光盘、数字多功能光盘（DVD)、软盘和蓝光光盘，其中，磁盘通常 对数据进行磁性复制，而光盘利用激光对数据进行光学复制。上述的组合还应该被包括在 计算机可读介质的范围内。
[0020] 来自片上或印刷电路板（PCB)布线的寄生电感使D类功率放大器的VDD总线和 VSS总线振铃。由于振铃，D类放大器的输出级晶体管过载。例如，在40hm负载和高输出 下，输出晶体管的漏极节点和源极节点两端的电压（VDS)、栅极节点和源极节点两端的电压 (VGS)以及栅极节点和漏极节点两端的电压（VGD)可能很高，以致D类功率放大器失去可靠 性。
[0021] 寄生电感以及由寄生电感所产生的过冲电压的问题很难控制。在考虑缩小设备特 征尺寸以及相应的耐受电压时，问题增加了。因此，本公开内容为消耗较少功率并且利用较 小管芯面积的D类放大器中的寄生电感和过冲电压问题提供了解决方案。
[0022] 图1是示出了具有有源钳位电路和耦合到有源钳位电路的滤波器组电路的D类功 率放大器的不图100。参考图1，在本公开内容的一方面中，D类功率放大器包括具有多个 晶体管M9、M10、M11和M12的D类驱动电路102,其中，晶体管M10和Mil是输出晶体管。D 类驱动电路102可以被称为D类共源共栅驱动器。
[0023] -个或多个有源钳位电路可以耦合到D类驱动电路102。例如，第一有源钳位电路 104可以耦合到输出晶体管Mil，并且第二有源钳位电路106可以耦合到输出晶体管M10。 第一有源钳位电路104可以被称为用于D类驱动电路102的P共源共栅器件的有源钳位电 路。第二有源钳位电路106可以被称为用于D类驱动电路102的N共源共栅器件的有源钳 位电路。第一有源钳位电路104可以包括多个晶体管M1、M2、M3和M4。第二有源钳位电路 106可以包括多个晶体管M5、M6、M7和M8。
[0024] 此外，一个或多个滤波器组电路可以耦合到每个有源钳位电路。例如，如图1中所 示，滤波器组电路108可以耦合到第二有源钳位电路106的晶体管M7。在图1中，虽然仅示 出了一个滤波器组电路108,但是本公开内容允许第二有源钳位电路106的晶体管M6以及 第一有源钳位电路104的晶体管M2和M3与滤波器组电路108分别耦合。
[0025] 参考图1，第二有源钳位电路106的晶体管M2和M3以及第一有源钳位电路104的 晶体管M6和M7的偏置电压将通过滤波器组电路108 (例如，RC滤波器组），以在转换输出 时消除任何高频故障。然而，由于VDD和VSS振铃，输出晶体管M10和Mil的漏极节点和源 极节点两端的电压（VDS)、栅极节点和源极节点两端的电压（VGS)和栅极节点和漏极节点 两端的电压（VGD)可能大于例如5V。这导致可靠性故障，甚至设备故障。
[0026] 为了减小输出晶体管M10和Mil的VDS、VGS和VGD，滤波器组电路108的电容器 110将必需是400pF的片上去耦电容器。然而，使用这种大电容器将需要更大的管芯面积。 替代地，电源钳位装置可以用于减小VDS、VGS和VGD。然而，这种解决方案多消耗50%的功 率。
[0027] 图2A是示出了第一类型滤波器组电路的示图200。图2B是示出了第二类型滤波 器组电路的示图250。参考图2A，滤波器组电路108与关于图1所描述的滤波器组电路相 同。在滤波器组电路108中，滤波器组朝向电源（例如，VSS和VSSPA)的一侧设置。这使 节点A(见图2A的滤波器组电路108)受到差分故障。因此，与滤波器组电路108耦合的有 源钳位电路在不同的输出状态下经历了不相等的过载电压。
[0028] 在图2B的滤波器组电路208中，在滤波器组电路内使用了两个分裂电容器。具体 地，第一电容器212连接在VDD与节点B之间，并且第二电容器210连接在VSS与节点B之 间。通过在滤波器组电路中使用两个分裂电容器，可以在比图2A的使用单个电容器的滤波 器组电路108消耗更少的功率和管芯面积的同时，减小输出晶体管M10和Mil的VDS、VGS 和V⑶。与滤波器组电路108的节点A相比，滤波器组电路208的节点B经历了 VDD与VSS 之间的差分摆幅的大约一半。因此，稳定的节点B将输出晶体管M10和Mil的栅极电压保 持在小范围内，以使过载电压显著减小。
[0029] 图3是示出了具有至少一个有源钳位电路和耦合到至少一个有源钳位电路的滤 波器组电路的D类功率放大器的示图300。参考图3,在本公开内容的一方面中，D类功率 放大器包括具有多个晶体管M9、M10、Mil和M12的D类驱动电路302,其中，晶体管M10和 Mil是输出晶体管。一个和多个有源钳位电路可以耦合到D类驱动电路302。例如，第一有 源钳位电路304可以耦合到输出晶体管Ml 1，并且第二有源钳位电路306可以耦合到输出晶 体管M10。第一有源钳位电路304可以包括多个晶体管Ml、M2、M3和M4。第二有源钳位电 路306可以包括多个晶体管M5、M6、M7和M8。
[0030] 此外，一个或多个滤波器组电路208可以耦合到每个有源钳位电路，用于控制输 出晶体管M10和Mil的电压。图3的滤波器组电路208与关于图2所描述的滤波器组电路 208相同。如图3中所示，滤波器组电路208可以耦合到第二有源钳位电路306的晶体管 M7。在图3中，虽然仅示出了一个滤波器组电路208,但是本公开内容允许第二有源钳位电 路306的晶体管M6以及第一有源钳位电路304的晶体管M2和M3与滤波器组电路208分 别耦合。例如，第一滤波器组电路208可以耦合到晶体管M2的栅极节点，第二滤波器组电 路208可以耦合到晶体管M3的栅极节点，第三滤波器组电路208可以耦合到晶体管M6的 栅极节点，并且第四滤波器组电路208可以耦合到晶体管M7的栅极节点。
[0031] 在一方面中，滤波器组电路208使有源钳位电路的电压稳定，用于控制输出晶体 管的电压。D类驱动电路302的输出晶体管M10和Mil中的每一个输出晶体管包括栅极节 点、漏极节点和源极节点。第一有源钳位电路304可以包括钳位晶体管M2和M3。第二有 源钳位电路306可以包括钳位晶体管M6和M7。钳位晶体管M2、M3、M6、M7中的每一个钳位 晶体管包括钳位晶体管栅极节点、钳位晶体管漏极节点以及钳位晶体管源极节点。钳位晶 体管M2和M3的源极节点可以耦合到输出晶体管Ml 1的栅极节点。同样，钳位晶体管M6和 M7的源极节点可以耦合到输出晶体管M10的栅极节点。
[0032] 滤波器组电路208可以耦合到钳位晶体管（M2、M3、M6、M7)的钳位晶体管栅极节 点。滤波器组电路使钳位晶体管栅极节点处的电压稳定，用于控制D类驱动电路302的输出 晶体管M10和Mil的栅极节点处的电压。输出晶体管M10、M11的栅极节点处的受控电压减 小了以下电压的至少其中之一 ：1)输出晶体管的栅极节点和源极节点两端的电压（VGS); 2)输出晶体管的栅极节点和漏极节点两端的电压（VGD);或者3)输出晶体管的漏极节点和 源极节点两端的电压（VDS)。
[0033] 在一方面中，滤波器组电路包括具有第一节点和第二节点的第一电容器212以及 具有第一节点和第二节点的第二电容器210。第一电容器212的第一节点耦合到D类功率 放大器的电源电压。第一电容器212的第二节点耦合到第二电容器210的第一节点和钳位 晶体管栅极节点。第二电容器210的第一节点耦合到第一电容器212的第二节点和钳位晶 体管栅极节点。第二电容器210的第二节点耦合到接地节点。
[0034] 下面的表1示出了使用具有分裂电容器的滤波器组电路的D类功率放大器（图3) 的模拟的过载电压。在表1中，输出晶体管Mil的电压显示其可以比输出晶体管M10承受 更多的电压。如表中所示，与使用没有分裂电容器的滤波器组电路的D类功率放大器的过 载电压相比，过载电压减小了大约1.3V。
[0035]
【权利要求】
1. 一种D类功率放大器，包括： D类驱动电路，其具有多个输出晶体管； 至少一个有源钳位电路，其耦合到所述多个输出晶体管的至少一个输出晶体管；以及 至少一个滤波器组电路，其耦合到所述至少一个有源钳位电路，所述至少一个滤波器 组电路用于控制所述至少一个输出晶体管的电压。
2. 根据权利要求1所述的D类功率放大器，其中，所述至少一个滤波器组电路使所述至 少一个有源钳位电路的电压稳定，用于控制所述至少一个输出晶体管的所述电压。
3. 根据权利要求1所述的D类功率放大器，其中： 所述D类驱动电路的所述多个输出晶体管中的每一个输出晶体管包括栅极节点、漏极 节点和源极节点； 所述至少一个有源钳位电路包括至少一个钳位晶体管，所述至少一个钳位晶体管包括 钳位晶体管栅极节点、钳位晶体管漏极节点和钳位晶体管源极节点；并且 所述至少一个滤波器组电路耦合到所述钳位晶体管栅极节点，其中，所述至少一个滤 波器组电路使所述钳位晶体管栅极节点处的电压稳定，用于控制所述至少一个输出晶体管 的所述栅极节点处的电压。
4. 根据权利要求3所述的D类功率放大器，其中，所述至少一个输出晶体管的所述栅极 节点处的受控电压减小了以下电压的至少其中之一： 在所述至少一个输出晶体管的所述栅极节点和源极节点两端的电压； 在所述至少一个输出晶体管的所述栅极节点和漏极节点两端的电压；或者 在所述至少一个输出晶体管的所述漏极节点和源极节点两端的电压。
5. 根据权利要求3所述的D类功率放大器，其中，所述至少一个滤波器组电路包括： 第一电容器，其具有第一节点和第二节点；以及 第二电容器，其具有第一节点和第二节点， 所述第一电容器的所述第一节点耦合到所述D类功率放大器的电源电压， 所述第一电容器的所述第二节点耦合到所述第二电容器的所述第一节点和所述钳位 晶体管栅极节点， 所述第二电容器的所述第一节点耦合到所述第一电容器的所述第二节点和所述钳位 晶体管栅极节点，并且 所述第二电容器的所述第二节点耦合到接地节点。
6. 根据权利要求5所述的D类功率放大器，其中： 所述D类驱动电路的所述多个输出晶体管包括第一输出晶体管和第二输出晶体管；并 且 所述至少一个有源钳位电路包括第一有源钳位电路和第二有源钳位电路，所述第一有 源钳位电路耦合到所述第一输出晶体管，并且所述第二有源钳位电路耦合到所述第二输出 晶体管。
7. 根据权利要求6所述的D类功率放大器，其中： 所述第一有源钳位电路包括第一钳位晶体管和第二钳位晶体管，所述第一钳位晶体管 的所述源极节点和所述第二钳位晶体管的所述源极节点耦合到所述第一输出晶体管的所 述栅极节点；并且 所述第二有源钳位电路包括第三钳位晶体管和第四钳位晶体管，所述第三钳位晶体管 的所述源极节点和所述第四钳位晶体管的所述源极节点耦合到所述第二输出晶体管的所 述栅极节点。
8. 根据权利要求7所述的D类功率放大器，其中，所述至少一个滤波器组电路包括： 第一滤波器组电路，其耦合到所述第一钳位晶体管的所述栅极节点； 第二滤波器组电路，其耦合到所述第二钳位晶体管的所述栅极节点； 第三滤波器组电路，其耦合到所述第三钳位晶体管的所述栅极节点；以及 第四滤波器组电路，其耦合到所述第四钳位晶体管的所述栅极节点。
9. 一种抑制D类放大器中的过冲电压故障的方法，所述D类放大器包括具有多个输出 晶体管的D类驱动电路，所述方法包括： 基于耦合到所述多个输出晶体管中的至少一个输出晶体管的至少一个有源钳位电路 来调节所述D类驱动电路的电压；以及 基于耦合到所述至少一个有源钳位电路的至少一个滤波器组电路来控制所述至少一 个输出晶体管的电压。
10. 根据权利要求9所述的方法，其中，控制所述至少一个输出晶体管的所述电压包括 利用所述至少一个滤波器组电路来使所述至少一个有源钳位电路的所述电压稳定。
11. 根据权利要求9所述的方法，其中： 所述D类驱动电路的所述多个输出晶体管中的每一个输出晶体管包括栅极节点、漏极 节点和源极节点； 所述至少一个有源钳位电路包括至少一个钳位晶体管，所述至少一个钳位晶体管包括 钳位晶体管栅极节点、钳位晶体管漏极节点和钳位晶体管源极节点；并且 控制所述至少一个输出晶体管的所述电压包括基于耦合到所述钳位晶体管栅极节点 的所述至少一个滤波器组电路来控制在所述至少一个输出晶体管的所述栅极节点处的电 压，其中，所述至少一个滤波器组电路使所述钳位晶体管栅极节点处的电压稳定。
12. 根据权利要求11所述的方法，其中，所述至少一个输出晶体管的所述栅极节点处 的所述受控电压减小了以下电压的至少其中之一： 在所述至少一个输出晶体管的所述栅极节点和源极节点两端的电压； 在所述至少一个输出晶体管的所述栅极节点和漏极节点两端的电压；或者 在所述至少一个输出晶体管的所述漏极节点和源极节点两端的电压。
13. 根据权利要求11所述方法，其中，所述至少一个滤波器组电路包括： 第一电容器，其具有第一节点和第二节点；以及 第二电容器，其具有第一节点和第二节点， 所述第一电容器的所述第一节点耦合到所述D类功率放大器的电源电压， 所述第一电容器的所述第二节点耦合到所述第二电容器的所述第一节点和所述钳位 晶体管栅极节点， 所述第二电容器的所述第一节点耦合到所述第一电容器的所述第二节点和所述钳位 晶体管栅极节点，并且 所述第二电容器的所述第二节点耦合到接地节点。
14. 根据权利要求13所述的方法，其中： 所述D类驱动电路的所述多个输出晶体管包括第一输出晶体管和第二输出晶体管；并 且 所述至少一个有源钳位电路包括第一有源钳位电路和第二有源钳位电路，所述第一有 源钳位电路耦合到所述第一输出晶体管，并且所述第二有源钳位电路耦合到所述第二输出 晶体管。
15. 根据权利要求14所述的方法，其中： 所述第一有源钳位电路包括第一钳位晶体管和第二钳位晶体管，所述第一钳位晶体管 的所述源极节点和所述第二钳位晶体管的所述源极节点耦合到所述第一输出晶体管的所 述栅极节点；并且 所述第二有源钳位电路包括第三钳位晶体管和第四钳位晶体管，所述第三钳位晶体管 的所述源极节点和所述第四钳位晶体管的所述源极节点耦合到所述第二输出晶体管的所 述栅极节点。
16. 根据权利要求15所述方法，其中，所述至少一个滤波器组电路包括： 第一滤波器组电路，其耦合到所述第一钳位晶体管的所述栅极节点； 第二滤波器组电路，其耦合到所述第二钳位晶体管的所述栅极节点； 第三滤波器组电路，其耦合到所述第三钳位晶体管的所述栅极节点；以及 第四滤波器组电路，其耦合到所述第四钳位晶体管的所述栅极节点。
17. -种用于抑制D类放大器中的过冲电压故障的装置，所述D类放大器包括具有多个 输出晶体管的D类驱动电路，所述装置包括： 用于基于耦合到所述多个输出晶体管中的至少一个输出晶体管的至少一个有源钳位 电路来调节所述D类驱动电路的电压的单元；以及 用于基于耦合到所述至少一个有源钳位电路的至少一个滤波器组电路来控制所述至 少一个输出晶体管的电压的单元。
18. 根据权利要求17所述的装置，其中，用于控制所述至少一个输出晶体管的所述电 压的单元被配置为利用所述至少一个滤波器组电路来使所述至少一个有源钳位电路的所 述电压稳定。
19. 根据权利要求17所述的装置，其中： 所述D类驱动电路的所述多个输出晶体管中的每一个输出晶体管包括栅极节点、漏极 节点和源极节点； 所述至少一个有源钳位电路包括至少一个钳位晶体管，所述至少一个钳位晶体管包括 钳位晶体管栅极节点、钳位晶体管漏极节点和钳位晶体管源极节点；并且 用于控制所述至少一个输出晶体管的所述电压的单元被配置为基于耦合到所述钳位 晶体管栅极节点的所述至少一个滤波器组电路来控制所述至少一个输出晶体管的所述栅 极节点处的电压，其中，所述至少一个滤波器组电路使所述钳位晶体管栅极节点处的电压 稳定。
20. 根据权利要求19所述的装置，其中，所述至少一个输出晶体管的所述栅极节点处 的所述受控电压减小了以下电压的至少其中之一： 在所述至少一个输出晶体管的所述栅极节点和源极节点两端的电压； 在所述至少一个输出晶体管的所述栅极节点和漏极节点两端的电压；或者 在所述至少一个输出晶体管的所述漏极节点和源极节点两端的电压。
21. 根据权利要求19所述的装置，其中，所述至少一个滤波器组电路包括： 第一电容器，其具有第一节点和第二节点；以及 第二电容器，其具有第一节点和第二节点， 所述第一电容器的所述第一节点耦合到所述D类功率放大器的电源电压， 所述第一电容器的所述第二节点耦合到所述第二电容器的所述第一节点和所述钳位 晶体管栅极节点， 所述第二电容器的所述第一节点耦合到所述第一电容器的所述第二节点和所述钳位 晶体管栅极节点，并且 所述第二电容器的所述第二节点耦合到接地节点。
22. 根据权利要求21所述的装置，其中： 所述D类驱动电路的所述多个输出晶体管包括第一输出晶体管和第二输出晶体管；并 且 所述至少一个有源钳位电路包括第一有源钳位电路和第二有源钳位电路，所述第一有 源钳位电路耦合到所述第一输出晶体管，并且所述第二有源钳位电路耦合到所述第二输出 晶体管。
23. 根据权利要求22所述的装置，其中： 所述第一有源钳位电路包括第一钳位晶体管和第二钳位晶体管，所述第一钳位晶体管 的所述源极节点和所述第二钳位晶体管的所述源极节点耦合到所述第一输出晶体管的所 述栅极节点；并且 所述第二有源钳位电路包括第三钳位晶体管和第四钳位晶体管，所述第三钳位晶体管 的所述源极节点和所述第四钳位晶体管的所述源极节点耦合到所述第二输出晶体管的所 述栅极节点。
24. 根据权利要求23所述的装置，其中，所述至少一个滤波器组电路包括： 第一滤波器组电路，其耦合到所述第一钳位晶体管的所述栅极节点； 第二滤波器组电路，其耦合到所述第二钳位晶体管的所述栅极节点； 第三滤波器组电路，其耦合到所述第三钳位晶体管的所述栅极节点；以及 第四滤波器组电路，其耦合到所述第四钳位晶体管的所述栅极节点。
【文档编号】H03F1/52GK104272588SQ201380023045
【公开日】2015年1月7日 申请日期:2013年4月8日 优先权日:2012年5月2日
【发明者】C·黄, H·费, M·D·西恩科 申请人:高通股份有限公司