用于mosfet应用的可变缓冲电路的制作方法
【专利摘要】本发明的各个方面提出了一种具有缓冲电路的MOSFET器件。缓冲电路包括一个或多个带有动态可控电阻的电阻器，由开关时一个或多个MOSFET结构的栅极和/或漏极电势的变化控制。
【专利说明】用于MOSFET应用的可变缓冲电路发明领域
[0001]本发明主要涉及晶体管，更确切地说，是关于用于金属氧化硅场效应晶体管(MOSFET)应用的缓冲电路。
【背景技术】
[0002]使用MOSFET器件的优势之一就是，器件可以从“开”状态快速切换至“关”状态。快速切换虽然可以提高器件的效率，但也会产生不良的波形，对器件造成负面影响。确切地说，由于MOSFET器件必须同时承受最大电压和最大电流，因此处于高压力之下，这可能会使器件超出安全工作区(S0A)，导致器件故障。因此，通常利用缓冲器，例如电阻-电容(RC)缓冲器或电阻-电容-二极管(RCD)缓冲器，改善开关波形，以降低峰值电压和电流。图1A表示一种与MOSFET器件110集成的典型的RC缓冲电路100。在缓冲电路100中，缓冲电容器118和缓冲电阻器119相互串联，然后与MOSFET器件110并联。在MOSFET器件110中，电容器117为器件中固有的源漏电容CDS。另外，节点114维持在栅极电势，节点115维持在漏极电势，节点116维持在源极电势。
[0003]图1B表示引入了缓冲电路的MOSFET器件110的剖面图。图中MOSFET器件为屏蔽栅沟槽(SGT) MOSFET器件。要注意的是在该剖面图中看不到源极112和屏蔽电极113 (除了缓冲电阻器119以外)之间的电连接，因此用连接示意图表示。常用的SGT MOSFET器件含有一个内衬绝缘材料126的沟槽。绝缘材料126也使屏蔽电极113与栅极电极124电绝缘。源极接头146可以将源极材料112连接到形成在本体层127中的源极区128。漏极接头129也可以形成在器件110的底面上。
[0004]然而，虽然缓冲电路与MOSFET器件集成具有许多好处，但是缓冲电阻器119的存在会降低器件的击穿电压VBD。例如，当SGT MOSFET器件110断开时，由于位移漏极电流穿过屏蔽电阻器，因此缓冲电阻器119的存在会使屏蔽电压超过源极电压。屏蔽电极113和源极112之间的电势差会使Vbd降低。切换时可能会造成器件击穿，从而降低了器件的可靠性。
[0005]因此必须提出一种在切换的初始阶段电阻较高的缓冲电路，以降低位移电流，并且在切换的中期电阻较低，无需牺牲Vbd，就可获得较好的波形。
[0006]正是在这一前提下，提出了本发明的实施例。
[0007]
【发明内容】
[0008]在一种实施例中，本发明提供了一种与缓冲电路并联的晶体管器件，其中缓冲电路包括一个或多个电阻器，所述电阻器的电阻由晶体管器件的控制信号的变化动态可控。
[0009]上述的器件，其中所述的晶体管器件为金属-氧化物-半导体场效应晶体管(MOSFET)。
[0010]在一种实施例中，本发明提供了一种晶体管器件，包括:一个或多个形成在半导体衬底中的栅控结构(Gated structures);一个缓冲电路，与一个或多个栅控结构并联，其中缓冲电路包括一个或多个电阻器，所述电阻器的电阻由开关时一个或多个栅控结构的控制栅极和/或漏极电势的变化控制。
[0011]上述器件，其中所述的一个或多个栅控结构包括一个或多个金属-氧化物-半导体场效应晶体管(MOSFET)结构，每个结构都具有栅极端、漏极端和源极端。
[0012]上述器件，其中动态可控电阻由开关时所述的一个或多个MOSFET结构的栅极电势的变化控制。
[0013]上述器件，其中一个或多个带有动态可控电阻的电阻器形成在一个或多个MOSFET结构的栅极电极上方。
[0014]上述器件，其中一个或多个电阻器为三端电阻器，具有源极端、漏极端和栅极端，其中栅极端为一个或多个MOSFET结构的栅极电极。
[0015]上述器件，其中动态可控电阻由开关时一个或多个MOSFET结构的漏极电势的变化控制。
[0016]上述器件，其中一个或多个带有动态可控电阻的电阻器形成在晶体管器件的端接区中，其中端接区中的半导体衬底短接，维持在一个或多个MOSFET结构的漏极电势。
[0017]上述器件，其中所述的一个或多个电阻器为三端电阻器，具有源极端、漏极端和栅极端，其中栅极端为端接区中的半导体衬底，端接区维持在一个或多个MOSFET结构的漏极电势。
[0018]上述器件，其中一个或多个所述的带有动态可控电阻的电阻器由开关时所述的一个或多个MOSFET结构的栅极电势的变化控制，并且其中一个或多个所述的带有动态可控电阻的电阻器由开关时所述的一个或多个MOSFET结构的漏极电势的变化控制。
[0019]上述器件，其中由栅极电势控制的一个或多个所述的电阻器，和由漏极电势控制的一个或多个所述的电阻器相互并联。
[0020]上述器件，其中由栅极电势控制的一个或多个所述的电阻器，和由漏极电势控制的一个或多个所述的电阻器相互串联。
[0021]上述器件，其中所述的一个或多个带有动态可控电阻的电阻器为薄膜晶体管(TFT) MOSFETo
[0022]上述器件，其中所述的一个或多个带有动态可控电阻的电阻器为耗尽型M0SFET。
[0023]上述器件，其中所述的一个或多个带有动态可控电阻的电阻器为增强型M0SFET，与被动电阻器并联。
[0024]上述器件，其中所述的一个或多个带有动态可控电阻的电阻器为JFET。
【专利附图】
【附图说明】
[0025]图1A表示与MOSFET器件相结合的常用缓冲电路的示意图。
[0026]图1B表示SGT MOSFET器件中引入缓冲电路的剖面图。
[0027]图2A表示依据本发明的各个方面，带有动态可变电阻器的一种通用版的缓冲电路电路图。
[0028]图2B表示依据本发明的各个方面，漏极可控的动态可变电阻器的电路图。
[0029]图2C表示依据本发明的各个方面，栅极可控的动态可变电阻器的电路图。
[0030]图2D表示依据本发明的各个方面，带有漏极可控的动态可变电阻器和栅极可控的动态可变电阻器的一种通用版的缓冲电路电路图。
[0031]图2E表示依据本发明的各个方面，带有漏极可控的动态可变电阻器和栅极可控的动态可变电阻器的一种通用版的缓冲电路电路图。
[0032]图3A-3D表示动态可变电阻器的电阻和MOSFET的栅极电压之间的广义关系图。
[0033]图4A-4B表示MOSFET器件中引入栅极可控的动态可变电阻器的剖面图。
[0034]图4C-4D表示MOSFET器件中引入漏极可控的动态可变电阻器的剖面图。
具体实施例
[0035]尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在下文中，N型器件仅用于解释说明。利用相同的工艺，相反的导电类型，可以制备P型器件。
[0036]本发明的各个方面提出了一种用于MOSFET应用的缓冲电路101，其中【背景技术】例如图1A中提及的电阻器119被本发明提出的动态可变电阻器220代替。如图2A所示，缓冲器101的基本结构除了具有基本恒定电阻率的被动电阻器119，被动态可变电阻器220代替以外，其他都与图1A的缓冲电路100类似，在MOSFET器件切换时，动态可变电阻器220的电阻可以变化。此处所述的“开关”是指从“开”状态到“关”状态切换，或从“关”状态到“开”状态切换。在缓冲电路101中使用动态可变电阻器220有很多好处。首先，可变电阻在开关时，可以为控制电压和电流过冲以及动态击穿，提供了额外的自由度。这是由于可变电阻无需降低器件的可靠性，就可以改变切换波形。确切地说，依据本发明的各个方面，动态可变电阻器220的优化组合可以引入到MOSFET器件中，以便在开关的初始阶段，通过高电阻降低位移电流，但在开关的中间和结束阶段，通过低电阻获得良好的波形，而不会在开关时发生击穿。
[0037]在图2A中，动态可变电阻器220仅表示为一个矩形框，是指可以使用许多类型的器件。依据本发明的各个方面，动态可变电阻器220可以是一个三端电阻。作为示例，但不作为局限，三端电阻器可以是一个耗尽型M0SFET、一个与被动电阻器119并联的增强型M0SFET、一个结型场效应管JFET、一个薄膜晶体管(TFT) MOSFET或本领域中已知的任意一种其他类似的三端结构。电阻器的动态可变控制由第三端提供。由于第三端调制了电阻器的第一和第二端之间的电流，因此它的功能与FET器件中的栅极电极基本类似。因此，文中所述的动态可变电阻器的第三端也可称为“电阻器栅极”。然而，要注意的是，电阻器栅极不必维持在MOSFET器件的栅极电势114。依据本发明的其他方面，电阻器栅极可以维持在漏极电势115或栅极电势114。在图2B中，提出了本发明的一个方面的电路图，其中电阻器栅极连接到MOSFET器件的漏极电势115。文中所述的电阻器栅极维持在漏极电势115的动态可变电阻器也称为“漏极可控电阻器”220d。在图2C中，提出了本发明的一个方面的电路图，其中电阻器栅极连接到MOSFET器件的栅极电势114。文中所述的电阻器栅极维持在栅极电势114的动态可变电阻器也称为“栅极可控电阻器”220e。
[0038]动态可变电阻器220的电阻率是否随有源MOSFET器件的栅极电压Vg的变化而变化，取决于电阻器220是栅极可控，还是漏极可控。图3A中的线331表示对于栅极可控电阻器220e来说，电阻率与Vg之间的普遍关系。由图可知，当Vg很低时，电阻器的电阻非常高。然后，由于栅极电势开始增大，电阻器220e的电阻降低。图3B中的线332表示对于漏极可控电阻器220d来说，电阻率与Vg之间的普遍关系。由图可知，当栅极电势很低时，电阻器220d的电阻很低。然后，当栅极电势开始增大时，电阻器的电阻也随之增大。
[0039]依据本发明的其他方面，在不同的电路结构中，使用两个或多个电阻器220，可以获得电阻率和Vg之间更加复杂的关系。例如，栅极可控电阻器220e可以与漏极可控电阻器220d串联，例如如图2D所示。两个电阻器串联的组合电阻与MOSFET器件的栅极电压之间的普遍关系，由图3C中的线333表示。由图可知，当Vg很低时，电阻一开始很高，然后降低至最低电阻，并且在Vg较高时，最终开始升高。还可选择，栅极可控和漏极可控电阻器220e、220D并联，例如如图2E所示。组合电阻和Vg之间的普遍关系，由图3D中的线334所示。组合电阻和特性与当两个电阻器类型串联时的组合电阻的特性基本相反。因此，在Vg很低时，电阻一开始很低，然后升高至峰值电阻，并且在Vg较高时，最终开始降低。
[0040]图3A-3D表示四种不同的连接结构，可用于动态控制缓冲电路101的电阻。另外，传统的恒定电阻电阻器119可以与其他四种电阻器结构中的任意一种相结合。因此，当通过动态可变电阻器自定义波形时，至少有五种常用结构和五个相应的常用电阻-Vg关系，利用它们可以优化所需波形:1)漏极可控电阻器；2)栅极可控电阻器；3)恒定电阻的电阻器；4)与栅极可控电阻器串联的漏极可控电阻器；以及5)与栅极可控电阻器并联的漏极可控电阻器。为了制备所需的缓冲电路101，可以使用任意数量的每个电阻器类型和/或任意数量的电路结构组合。要注意的是，本发明的各个方面包括配置两个或多个这种常用结构的包含连接或并联或串/并联混合组合。
[0041]图4A-4C表示依据本发明的各个方面，引入动态可变电阻器420的MOSFET器件411的剖面图。为了简便，剖面图中仅表示了薄膜晶体管(TFT)MOSFET，但本领域的技术人员应明确还可选择三端电阻器件，例如但不限于耗尽型MOSFET、增强型MOSFET与固定电阻器并联，或JFET，使用大致相同的操作原理。另外，有源MOSFET结构表示为屏蔽栅沟槽M0SFET，尽管依据本发明的各个方面，使用动态可变电阻器可以使任意一种MOSFET器件受益。作为示例，SGT MOSFET结构可以形成在半导体衬底455 (例如硅晶圆)上。维持在漏极电势115的漏极接头429形成在衬底的底面上。衬底455可分成有源区444和端接区445。有源器件结构位于有源区444中。有源器件结构包括典型层和结构(例如本体层427、源极层428)以及一个内衬绝缘材料426 (例如氧化物材料)的沟槽。沟槽可以含有多个导电电极，多个导电电极通过绝缘材料426相互电绝缘，例如屏蔽电极413和栅极电极424通过位于它们之间的绝缘材料426相互绝缘,其中栅极电极424维持在栅极电势114。
[0042]图4A表示栅极可控动态可变电阻器420e的剖面图。电阻器420e形成在栅极电极424上方，栅极电极424形成在沟槽中。氧化层425将电阻器420e和栅极电极424分开。在图4B中，有源器件沿平行于器件沟槽长度的平面。由此可知，可以看到电阻器420e的源极端421、本体区422和漏极端423，本体区422设置在源极端421、漏极端423之间。作为示例，它们由多晶硅制成。电阻器的源极端421和漏极端423为重掺杂。作为示例，也可用于文中其他说明，源极和漏极可以为n+重掺杂。作为示例，电阻器的每个末端处的掺杂浓度约为5X 11Vcm3 (符合欧姆接触的要求)。电阻器的本体区422可以为轻掺杂的η—区。作为示例，末端区之间的区域中掺杂浓度约为IX 1015/cm3。当栅极电压为O时，本体的掺杂浓度决定了电阻器的阻值。还可选择，当依据本发明的各个方面，为电阻器使用增强型MOSFET时，中间区域为P-掺杂。
[0043]栅极可控电阻器420<^^第三端为形成在沟槽中的栅极电极424。因此，电阻器420e所需的电阻门已经由有源MOSFET器件供电，无需额外工艺(除了在器件沟槽上方制备源极、本体和漏极之外)，就可提供连接到栅极电势114上的第三端。
[0044]在一种可选但非必须的实施例中，如图4A~4B，在衬底455的顶部形成有一层本体层427，围绕在栅极沟槽的较上部，在本体层427的顶部形成有一层源极层428，源极层428和衬底455的掺杂类型相同，但与本体层427的掺杂类型相反。有源区中MOSFET单元的栅极沟槽向下贯穿源极层428、本体层427直至其底部延伸至本体层427下方的衬底455内，在沟槽内的底部制备有一个屏蔽电极413，在沟槽内的顶部制备有一个栅极电极424，内衬于沟槽内壁的绝缘材料426用于绝缘隔离屏蔽电极413、栅极电极424与沟槽外部的衬底部分，从而在本体层427内沿着槽沟的各侧壁形成了受控于栅极电极424的MOSFET单元的沟道区。如图4A~4B，在一个可选实施例中，可以(但非必须)为条状结构的动态可变电阻器420g形成在栅极电极424上方的氧化层425之上，并沿着沟槽的长度方向延伸，栅极电极424不仅作为沟槽式MOSFET单元的控制栅极，还体现为动态可变电阻器420e的“电阻器栅极”，即本体区422中是否形成或消除反型层同样也取决于栅极电极424的电势，用于影响和调节动态可变电阻器420e的电阻值，来实现电阻器420e的电阻值在MOSFET单元的开关切换事件中动态可调节的目的。电阻器420e的源极端421、漏极端423两者之一作为三端电阻器的上述第一端，余下的另一个作为第二端，第一、第二端中的一端耦合到屏蔽电极413与MOSFET单元漏极间的寄生或引入的电容器118的一端(如屏蔽电极413)上，第一、第二端中的另一端耦合到源极112上，而电容器118的另一端耦合到漏极接头429并维持在漏极电势115。
[0045]图4C表示依据本发明的一个方面，漏极可控动态可变电阻器420d的剖面图。利用通道停止沟槽450，将衬底分成有源区444和端接区445。由图4C可知，有源区444位于通道停止的右侧(虽然为了方便起见显示在右侧，通常理解为有源区444位于沟槽450的内侧)，端接区445位于通道停止的左侧(虽然为了方便起见显示在左侧，通常理解为端接区445位于沟槽450的外侧)。通道停止沟槽450内衬绝缘材料441 (例如氧化物)，并用导电材料442 (例如多晶硅)填充。虽然通道停止沟槽450表示在图4C中，但要注意的是，依据本发明的各个方面，可以使用任意一种端接结构，使有源区444和端接区445绝缘。
[0046]漏极可控电阻器420d的源极和漏极端421、423以及本体区422，与上述栅极可控电阻器420e的源极和漏极端及本体基本类似。然而，漏极可控电阻器420d不再形成在有源区444中以及栅极电极424上方，而是位于端接区445中，并且通过氧化层425，使漏极可控电阻器4201)与本体层427分隔开。衬底455最左边的边缘为划片槽443。划片槽443表示各个单独的器件晶片分开的位置。划片槽443形成到漏极接头429的短路。因此，端接区445中表不的本体层427维持在漏极电势115。由于本体层427位于漏极电势115,可以用作漏极可控电阻器420D的电阻门。因此，当漏极可控电阻器420D形成在端接区445中的本体层427上方时，制备漏极可控电阻器时无需制备一个单独的漏极端接头。
[0047]在一种可选但非必须的实施例中，如图4D，与图4C的不同之处主要在于，图4D中端接区445的本体层427顶部还掺杂形成有一层源极层428，端接区445的源极层428连同该端接区445的本体层427都沿着衬底455的边缘以一等电位而电性短路在一起，它们同时还沿着衬底455的边缘短接到漏极接头429，图4C中仅仅是端接区445的本体层427维持在漏极电势115，但图4D中端接区445的本体层427、源极层428都维持在漏极电势115，它们共同用作漏极可控电阻器420D的“电阻器栅极”，漏极可控电阻器420d通过端接区445的衬底455上方的氧化层425与本体层427、源极层428分隔开。
[0048]尽管以上是本发明的较佳实施例的完整说明，但是也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包括意义及功能的限制。
【权利要求】
1.一种与缓冲电路并联的晶体管器件，其特征在于，缓冲电路包括一个或多个电阻器，所述电阻器的电阻由晶体管器件的控制信号的变化动态可控。
2.如权利要求1所述的器件，其特征在于，所述的晶体管器件为金属-氧化物-半导体场效应晶体管(MOSFET)。
3.一种晶体管器件，其特征在于，包括: 一个或多个形成在半导体衬底中的栅控结构； 一个缓冲电路，与一个或多个栅控结构并联，其中缓冲电路包括一个或多个电阻器，所述电阻器的电阻由开关时一个或多个栅控结构的控制栅极和/或漏极电势的变化控制。
4.如权利要求3所述的器件，其特征在于，所述的一个或多个栅控结构包括一个或多个金属-氧化物-半导体场效应晶体管(MOSFET)结构，每个结构都具有栅极端、漏极端和源极端。
5.如权利要求4所述的器件，其特征在于，动态可控电阻由开关时所述的一个或多个MOSFET结构的栅极电势的变化控制。
6.如权利要求5所述的器件，其特征在于，一个或多个带有动态可控电阻的电阻器形成在一个或多个MOSFET结构的栅极电极上方。
7.如权利要求6所述的器件，其特征在于，一个或多个电阻器为三端电阻器，具有源极端、漏极端和栅极端， 其中栅极端为一个或多个MOSFET结构的栅极电极。
8.如权利要求4所述的器件，其特征在于，动态可控电阻由开关时一个或多个MOSFET结构的漏极电势的变化控制。
9.如权利要求8所述的器件，其特征在于，一个或多个带有动态可控电阻的电阻器形成在晶体管器件的端接区中，其中端接区中的半导体衬底短接，维持在一个或多个MOSFET结构的漏极电势。
10.如权利要求9所述的器件，其特征在于，所述的一个或多个电阻器为三端电阻器，具有源极端、漏极端和栅极端，其中栅极端为端接区中的半导体衬底，端接区维持在一个或多个MOSFET结构的漏极电势。
11.如权利要求4所述的器件，其特征在于，一个或多个所述的带有动态可控电阻的电阻器由开关时所述的一个或多个MOSFET结构的栅极电势的变化控制，并且其中一个或多个所述的带有动态可控电阻的电阻器由开关时所述的一个或多个MOSFET结构的漏极电势的变化控制。
12.如权利要求11所述的器件，其特征在于，由栅极电势控制的一个或多个所述的电阻器，和由漏极电势控制的一个或多个所述的电阻器相互并联。
13.如权利要求11所述的器件，其特征在于，由栅极电势控制的一个或多个所述的电阻器，和由漏极电势控制的一个或多个所述的电阻器相互串联。
14.如权利要求4所述的器件，其特征在于，所述的一个或多个带有动态可控电阻的电阻器为薄膜晶体管(TFT ) MOSFET。
15.如权利要求4所述的器件，其特征在于，所述的一个或多个带有动态可控电阻的电阻器为耗尽型MOSFET。
16.如权利要求4所述的器件，其特征在于，所述的一个或多个带有动态可控电阻的电阻器为增强型M0SFET，与被动电阻器并联。
17.如权利要求4所述的器件，其特征在于，所述的一个或多个带有动态可控电阻的电阻器 为JFET。
【文档编号】H03K19/0185GK104052458SQ201410054781
【公开日】2014年9月17日 申请日期:2014年2月18日 优先权日:2013年3月11日
【发明者】雷燮光, 潘继 申请人:万国半导体股份有限公司