高速rcv偏置系统的制作方法
【专利摘要】本发明提出一种新的高速RCV偏置系统。该高速RCV偏置系统，包括偏置模块、第一级放大器以及新加入的偏置电路，所述偏置模块提供偏置电压vbias，所述偏置电路的输入为偏置电压vbias，输出偏置电压vb1和偏置电压vb2；所述第一级放大器的源电流输入由共源共栅结构器件实现，共源共栅结构器件的两个栅极分别接偏置电压vb1和偏置电压vb2。本发明能够大幅降低输入信号对电流源的影响，提供稳定的‘Ibias’电流，可以大幅减小RCV系统对于输入信号1与0传输延迟的失配，从而有效提升RCV性能；系统结构简明、易于实现，不需占用大的版图面积，也不用对现有RCV系统进行大的改动。
【专利说明】高速RCV偏置系统
【技术领域】
[0001]本发明涉及一种RCV偏置系统。
【背景技术】
[0002]如图1所示现有的电流源式RCV放大器系统(包含偏置模块和运算放大器)，vbias为偏置电压其作用为控制电流源使其输出恒定的电流。
[0003]图2为现有的RCV系统应用于单端输入系统时的结构图。对于单端输入信号vin，第一级放大器的一个作用是将其转换为一对差分信号(VOut&VOut_n);另一作用是作为电平转换器将vin在外部电压vext级别的变化转换为vout/vout_n在内部电压vint级别围绕其共模电压‘vcmon’的变化；第三个作用是放大，将vin的微弱小信号变化放大到可以被第二级放大器辨识的大信号涨跌。
[0004]偏置模块提供准确的偏置电压‘vbias’以保证所有RCV的第一级放大器都有相同的共模输出电压‘vcmon’。保证这一功能的是负反馈运算放大器。理想状态下在vbias的控制下RCV的第一级放大器应当有恒定的源电流‘Ibias’，且该电流在输入的单端信号‘vin’为低电位和高电位时应该不变。
[0005]衡量RCV系统性能和最高工作速度的核心指标是其分别对输入信号I与O的传输延迟的差异，两者之间失配越大则RCV系统性能越差。
[0006]图3为现有的第一级放大器的结构示意图。现实中由于电流源多采用N - MOSFET器件，当输入为单端信号时，其漏极电压vcm会受到输入信号Vin的耦合而大幅度摆动，由于沟道长度调整的二级效应，电流源的输出将会随之摆动，输出稳定性大幅降低，如图4所
/Jn ο
[0007]因此，对于单端输入信号，第一级放大器的‘vcm’由于信号稱合将随输入‘vin’的变化而抖动.‘vin’的上升沿将引起‘vcm’上升，‘vin’的下降沿将引起‘vcm’下跌.而‘vcm’正是电流元器件NMOS的源漏电压。该电压的不稳定引发了下面所述的问题。
[0008]1.由于沟道长度调制效应，源漏电压(vcm)的抖动将会造成输出电流Ibias不稳定.[0009]2.输入对管的栅源寄生电容会引起电流源偏置电压‘vbias’随‘vcm’的耦合，当‘vcm’随输入信号‘vin’摆动时‘vbias’将受到影响从而进一步加剧偏置电流Ibias的不稳定.[0010]3.不稳定的‘Ibias’造成RVC对输入信号上升沿与下降沿(即输入I与输入O)到RCV输出rcv_out的传输延迟有较大失配.[0011]综上，对于现有单端输入信号的RCV系统，由于MOSFET器件的二级效应，第一级放大器的输入大信号摆动引发了电流源器件无法稳定输出，造成不同输入信号响应时间的失配，限制了 RCV工作频率的提高和最小分辨电压的降低(即灵敏度的提高)，严重影响系统性能。
【发明内容】
[0012]本发明提出一种新的高速RCV偏置系统，大幅降低输入信号对电流源的影响，从而提升RCV性能。
[0013]本发明的解决方案如下:
[0014]高速RCV偏置系统，包括偏置模块和第一级放大器，偏置模块提供偏置电压vbias，其特征在于:该高速RCV偏置系统还包括偏置电路，所述偏置电路的输入为偏置电压vbias,输出偏置电压vbl和偏置电压vb2 (理想情况下vb2约等于vbl+vdsat, vdsat为饱和漏源电压)；所述第一级放大器的源电流输入由共源共栅结构器件实现，共源共栅结构器件的两个栅极分别接偏置电压vbl和偏置电压vb2。
[0015]基于以上基本解决方案，本发明还做如下优化限定:
[0016]上述偏置模块设置有负反馈运算放大器，负反馈运算放大器的反向输入端接第一级放大器输出的两个差分电压VOUt与vout_n的共接结点，同相输入端接第一级放大器的共模输出电压vcmon ;负反馈运算放大器的输出即所述偏置电压vbias。
[0017]本发明具有以下优点:
[0018]本发明能够大幅降低输入信号对电流源的影响，提供稳定的‘Ibias’电流，可以大幅减小RCV系统对于输入信号I与O传输延迟的失配，从而有效提升RCV性能。
[0019]该系统结构简明、易于实现，不需占用大的版图面积，也不用对现有RCV系统进行大的改动。
[0020]本发明可以广泛应用于其他需要稳定电流源保护的领域，能够应用于所有电流源型的RCV。现有DDR3的RCV简单优化后即可支持DDR4标准。
【专利附图】
【附图说明】
[0021]图1为现有的电流源式RCV放大器系统(部分)示意图。
[0022]图2为现有的RCV偏置系统应用于单端输入系统时的结构图。
[0023]图3为图1中第一级放大器的结构示意图。
[0024]图4为输入电压vin的变化导致的vout/vout_n的变化。
[0025]图5为本发明的电流源式RCV放大器系统(部分)示意图。
[0026]图6为本发明的RCV偏置系统应用于单端输入系统时的结构图。
[0027]图7为图5中的第一级放大器的结构示意图。
[0028]图8为本发明新加入的偏置电路的结构示意图。
[0029]图9体现了本发明抗干扰的优越特性。
【具体实施方式】
[0030]如图5所示，本发明加入了一个电流源保护装置(偏置电路)，现实中有多种电路结构可以作为电流源保护器件，在此仅以vb2代表其控制或偏置信号。
[0031]如图6所不,在原偏置模块与第一级放大器之间设置‘bias_2cascode’模块(偏置电路)，相应地改进了第一级放大器。如图7所示，第一级放大器原有的单-NFET电流源被一低压共源共栅电流源取代，‘BiaS_2CaSCOde’模块则是专为这一低压共源共栅电流源而加入的，该模块接收原有偏置信号‘vbias’并产生两个输出电压‘vbl’和‘vb2’。该偏置电路(bias_2cascode)中所有器件均应处于饱和区。
[0032]基于图8所示‘biaS_2CaSCOde’模块的结构，对低压共源共栅电流源的工作原理做如下说明:
[0033]正常工作情况下所有CMOS器件(nOx, nOy, nix, nly, pOx, pOy, plx, ply)均处于饱和状态，图8电路左右两条支路完全对称，两条支路的电流完全相等(IO=Il)。
[0034]在这种状态下，输入的vbias电压决定了 IO以及电路中一切节点的电压值，忽略二级效应，若图中所有N -CMOS器件参数均一致，且所有P -CMOS器件参数一致，则根据CMOS饱和电流公式:
[0035]I=l/2*u*c*(Vgs - Vth) ~2推断出所有N型器件有相同的栅源电压，即:Vgs(nOx)=Vgs (nOy)=Vgs(nix)=Vgs(nly)，.[0036]而图中:
[0037]Vgs (nOx)=Vg(nOx) - Vs (nOx)=Vbias - Vss=Vbias - O=Vbias
[0038]Vgs (nly) =Vg (nly) - Vs(nly)=Vb2 - v(dn0y)
[0039]由于图中左右支路完全相同且10=11，推断出Vbl=Vbias,且V(dn0y) =Vdsat, Vdsat为输入器件nOx的饱和漏源电压，将其代入上述公式有如下结论:
[0040]Vb2=Vbias - Vdsat
[0041]Vbl=Vbias0
[0042]在设置的‘bias_2cascode’模块中，nOx与nOy可以与n0有不同的fingernumber,但每个finger必须与n0有相同的沟道长度和宽度以获得与n0相同的阈值电压，nix, nly与nl之间也是如此。这里,nOx, nOy都指N -FET器件,Finger是指一个大器件被“折叠”等分成的很多相等的小部分，类似手指一样；finger number是指把一个器件折叠等分成的份数。
[0043]Finger number of ηθχ/y and nlx/y 的 finger number 决定了流经两条通路上的电流，从而决定了可以保证所有器件工作在饱和区的电阻‘RX’的阻值范围。‘RX’的阻值应该有不低于+/ - 10%的宽容度以保证在不同工艺角下的稳定性。
[0044]改进后的第一级放大器中，低压共源共栅电流源相比原有电流源有更大的输出阻抗。电流源器件no的源漏电压改为‘vdsl’而非原来的‘vcm’。nl对n0起保护作用。
[0045]与原来相同，‘Vcm’依然随着外界输入信号‘vin’的上升沿和下降沿大幅摆动，然而由于nl也处于饱和区且其栅极电压vb2恒定，造成其源级电压vdsl基本稳定.该特征提供了以下优势:
[0046]LnO稳定的源漏电压‘vdsl’显著消除了沟道长度调制效应从而保证输出电流‘Ibias’的稳定.[0047]2.稳定的‘vdsl’显著消除因器件寄生电容造成的从‘vdsl’对偏置电压‘vbl’的率禹合扰动.进一步保证了电流Ibias的稳定。
[0048]简言之，稳定的‘Ibias’电流可以大幅减小RCV系统对于输入信号I与O传输延迟的失配，从而有效提升RCV性能.新系统的优势如图9所示。
[0049]本发明可以广泛应用于其他需要稳定电流源保护的领域，能够应用于所有电流源型的RCV。现有DDR3的RCV简单优化后即可支持DDR4标准。
【权利要求】
1.高速RCV偏置系统，包括偏置模块和第一级放大器，偏置模块提供偏置电压vbias，其特征在于:该高速RCV偏置系统还包括偏置电路，所述偏置电路的输入为偏置电压vbias，输出偏置电压vbl和偏置电压vb2 ;所述第一级放大器的源电流输入由共源共栅结构器件实现，共源共栅结构器件的两个栅极分别接偏置电压vbl和偏置电压vb2。
2.根据权利要求1所述的高速RCV偏置系统，其特征在于:所述偏置模块设置有负反馈运算放大器，负反馈运算放大器的反向输入端接第一级放大器输出的两个差分电压vout与vout_n的共接结点，同相输入端接第一级放大器的共模输出电压vcmon ;负反馈运算放大器的输出即所述偏置电压vbias。
【文档编号】H03F1/34GK103825559SQ201410074730
【公开日】2014年5月28日 申请日期:2014年3月3日 优先权日:2014年3月3日
【发明者】苏毅 申请人:西安华芯半导体有限公司