输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路的制作方法
【专利摘要】一种源极驱动电路包括输出缓冲器电路，用以补偿用来驱动显示设备的信号的回转速率。输出缓冲器电路包括偏置电流控制信号生成电路和通道放大电路。所述偏置电流控制信号生成电路对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。所述通道放大电路响应于偏置电流控制信号来调整多个输出电压信号的回转速率。然后所述输出信号被用来控制显示设备。
【专利说明】输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
【技术领域】
[0001]这里描述的一个或多个实施例涉及显示设备。
【背景技术】
[0002]平板设备被广泛地用作显示设备。每个平板设备一般包括显示面板、控制单元、栅极驱动器、以及源极驱动器。源极驱动器使用对应于从控制单元接收的数据信号的电压来驱动显示面板的数据线。在一种类型的设备中，源极驱动器接收从灰度电压生成单元输出的多个灰度电压，并且选择多个灰度电压之一来驱动数据线。
【发明内容】
[0003]根据一个实施例，输出缓冲器电路包括:偏置电流控制信号生成电路，其包括参考运算放大器，该偏置电流控制信号生成电路被配置为对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及通道放大电路，其被配置为响应于偏置电流控制信号调整多个输出电压信号的回转速率，通道放大电路被配置为对多个输入电压信号执行缓冲以生成多个输出电压信号。
[0004]输出缓冲器电路可以被配置为进一步响应于显示设备的源极驱动电路的灰度码来调整多个输出电压信号的回转速率。多个输出电压信号的尾电流的幅值可以被配置为根据灰度码的位的组合来调整。回转速率可以随着尾电流的增加而增加。
[0005]偏置电流控制信号生成电路可以包括异或(XOR)电路，其对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。偏置电流控制信号可以被配置为在跳变时段期间被激活，在跳变时段中，参考运算放大器的输出信号从最小值改变为最大值的一半。而且，偏置电流控制信号可以被配置为在跳变时段期间被激活，在跳变时段中，参考运算放大器的输出信号从地电压改变为电源电压的一半。
[0006]偏置电流控制信号生成电路可以包括:第一参考运算放大器，其被配置为缓冲第一参考输入信号以生成第一参考输出信号；第一异或电路，其被配置为对第一参考输入信号和第一参考输出信号执行异或运算；反相器，其被配置为反转第一参考输入信号的相位；第二参考运算放大器，其被配置为缓冲反相器的输出信号以生成第二参考输出信号；第二异或电路，其被配置为对反相器的输出信号和第二参考输出信号执行异或运算；以及或电路，其被配置为对第一异或电路的输出信号和第二异或电路的输出信号执行或运算以生成偏置电流控制信号。
[0007]第一参考运算放大器和第二参考运算放大器可以被配置为具有基本上相同的一个或多个电特性。另外地，或者替换地，偏置电流控制信号可以被配置为在第一异或电路的输出信号和第二异或电路的输出信号中具有更宽脉冲宽度的信号的脉冲持续时间期间被激活。
[0008]偏置电流控制信号可以被配置为在以下时段中的更长时段期间被激活:第一跳变时段，其中第一参考运算放大器的输出信号从最小值改变为最大值的一半；或第二跳变时段，其中第二参考运算放大器的输出信号从最大值改变为最大值的一半。
[0009]偏置电流控制信号可以被配置为在以下时段中的更长时段期间被激活:第一跳变时段，其中第一参考运算放大器的输出信号从地电压增加到电源电压的一半；或第二跳变时段，其中第二参考运算放大器的输出信号从电源电压下降到电源电压的一半。
[0010]通道放大电路可以包括被配置为生成多个输出电压信号的多个通道放大器，其中，每个通道放大器可以包括:差分输入单元，其被配置为包括P型差分输入单元和N型差分输入单元，并且以差分模式接收输入电压信号和输出电压信号；上偏置单元，电连接到P型差分输入单元，并且被配置为将P型差分输入单元连接到电源电压，并且响应于偏置电流控制信号调整供应给P型差分输入单元的偏置电流的幅值；下偏置单元，其电连接到N型差分输入单元，并且被配置为将N型差分输入单元连接到地电压，并且响应于偏置电流控制信号调整供应给N型差分输入单元的偏置电流的幅值；负载级，其电连接到差分输入单元，并且被配置为作为差分输入单元的负载来操作；以及输出级，其电连接到负载级，并且被配置为将负载级的输出端连接到电源电压或地。
[0011 ] 参考运算放大器和通道放大器可以被配置为具有基本上相同的一个或多个电特性。上偏置单元可以包括:第一PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极；第二PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；以及开关，其被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号而接通或关断。
[0012]下偏置单元可以包括:第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极；第二NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；以及开关，其被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号接通或关断。第二 NMOS晶体管的大小基本上是第一 NMOS晶体管的一半。
[0013]上偏置单元可以包括:第一 PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极；第二 PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第三PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第四PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第一开关，被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号接通或关断；第二开关，其被配置为耦接在第三PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第一位接通或关断；以及第三开关，其被配置为耦接在第四PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第二位接通或关断。
[0014]第二 PMOS晶体管的大小可以大约是第一 PMOS晶体管的一半，第三PMOS晶体管的大小可以大约是第一 PMOS晶体管的四分之一，以及第四PMOS晶体管的大小可以大约是第一 PMOS晶体管的八分之一。
[0015]下偏置单元可以包括:第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极；第二 NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第三NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第四NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第一开关，被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号接通或关断；第二开关，其被配置为耦接在第三NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第一位接通或关断；以及第三开关，其被配置为耦接在第四NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第二位接通或关断。
[0016]第二 NMOS晶体管的大小可以大约是第一 NMOS晶体管的一半，第三NMOS晶体管的大小可以大约是第一 NMOS晶体管的四分之一，以及第四NMOS晶体管的大小可以大约是第
一NMOS晶体管的八分之一。
[0017]根据另一个实施例，显示设备的源极驱动电路包括:移位寄存器，其被配置为基于时钟信号和输入/输出控制信号生成脉冲信号；数据锁存电路，其被配置为根据移位寄存器的移位顺序来锁存数据，并响应于负载信号输出数据作为数字输入信号；以及数模转换电路，其被配置为使用灰度电压生成对应于数字输入信号的输入电压信号；输出缓冲器电路，其被配置为缓冲输入电压信号以生成源极信号，该输出缓冲器电路包括:偏置电流控制信号生成电路，其被配置为包括参考运算放大器，偏置电流控制信号生成电路被配置为对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及通道放大电路，其被配置为响应于偏置电流控制信号调整多个输出电压信号的回转速率，通道放大电路被配置为对多个输入电压信号执行缓冲以生成多个输出电压信号。
[0018]根据另一个实施例，操作显示设备的源极驱动电路的方法包括:基于时钟信号和输入/输出控制信号使用移位寄存器生成脉冲信号；根据移位寄存器的移位顺序来锁存数据，并响应于负载信号输出数据作为数字输入信号；使用灰度电压生成对应于数字输入信号的输入电压信号；对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及响应于偏置电流控制信号调整多个源极信号的回转速率，并且对输入电压信号执行缓冲以生成多个源极信号。而且，该方法可以包括基于源极驱动电路的灰度码调整多个源极信号的回转速率。
[0019]根据另一个实施例，一种电路包括:控制器，基于第一参考信号和第二参考信号生成控制信号；以及信号生成器，基于来自控制器的控制信号生成至少一个输出信号，其中，信号生成器响应于控制信号调整输入信号的电流以改变输出信号的回转速率，其中，输出信号包括用于控制显示设备的信息。输入信号可以包括伽马电压。
[0020]所述控制器可以比较第一参考信号和第二参考信号，并基于比较生成控制信号。信号生成器可以基于经调整的电流和显示设备的灰度码来改变回转速率。附加地或者可替换地，信号生成器可以通过将偏置电流添加到输入信号来调整输入信号的电流。
【专利附图】
【附图说明】
[0021]通过参考附图详细描述示范性实施例，特征对于本领域技术人员将变得清晰，其中:
[0022]图1示出了源极驱动电路的实施例；[0023]图2示出了图1的源极驱动电路中的数模转换器的实施例；
[0024]图3示出了图1的源极驱动电路中的输出缓冲器电路的实施例；
[0025]图4示出了图3的输出缓冲器电路的通道放大电路的通道放大器的实施例；
[0026]图5示出了图3的输出缓冲器电路的偏置电流控制信号生成电路中的参考运算放大器的实施例；
[0027]图6示出了用于图3的输出缓冲器电路的偏置电流控制信号生成电路的操作的定时图的示例；
[0028]图7示出了用于图3的输出缓冲器电路的通道放大器的操作的定时图的示例；
[0029]图8示出了图3的输出缓冲器电路的偏置电流控制信号生成电路的结构的实施例；
[0030]图9示出了用于图8的偏置电流控制信号生成电路的操作的定时图的示例；
[0031]图10示出了图1的源极驱动电路中的输出缓冲器电路的另一个实施例；
[0032]图11示出了图10的输出缓冲器电路的通道放大电路中的通道放大器的实施例；
[0033]图12示出了图11的通道放大器中的相对于灰度码的位值的尾电流以及相对于尾电流的幅值的输出电压的回转速率；
[0034]图13和图14示出了包括源极驱动电路的布局的实施例；
[0035]图15示出了包括任意前述的源极驱动电路的实施例的IXD设备；
[0036]图16示出了操作显示设备的源极驱动电路的方法的实施例；和
[0037]图17示出了操作显示设备的源极驱动电路的方法的另一个实施例。
【具体实施方式】
[0038]以下参考附图更全面地描述示例实施例；然而，它们可以以不同的形式来具体体现，并且不应当被解释为限制在这里所阐述的实施例。更确切地说，提供这些实施例，从而本公开将彻底和完整并且将示范性实施方式完全地传达给本领域技术人员。相似的参考标号始终指代相似的元素。
[0039]图1示出了源极驱动电路100的实施例，源极驱动电路100包括:移位寄存器110、数据锁存电路120、数模转换器130、以及输出缓冲器电路140。
[0040]移位寄存器110可以基于时钟信号CLK和输入/输出控制信号D1生成脉冲信号。数据锁存电路120可以接收数据DATA和负载信号(load signal)TP0数据锁存电路120可以根据移位寄存器110的移位顺序锁存数据DATA，并在施加负载信号TP时输出数据DATA。
[0041]数模转换器130可以使用灰度电压GMA，生成与数据锁存电路120的输出信号Dl到Dn相对应的作为模拟信号的输入电压信号VINl到VINn。
[0042]输出缓冲器电路140可以补偿回转速率(slew rate)并缓冲输入电压信号VINl到VINn以生成源极信号Yl到Yn。源极信号Yl到Yn可以根据应用到数据锁存电路120的数据DATA的顺序而被输出到每个源极线。根据一个实施例，源极驱动电路100可以具有如下所述的输出缓冲器电路的结构。
[0043]包括在源极驱动电路100中的输出缓冲器电路140可以包括偏置电流控制信号生成电路和通道放大电路。偏置电流控制信号生成电路可以包括参考运算放大器，并且对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。通道放大电路可以响应于偏置电流控制信号而补偿回转速率，并且对多个输入电压信号执行缓冲以生成多个输出电压信号。输出缓冲器电路还可以响应于显示设备的源极驱动电路的灰度码(gray code)来补偿回转速率。多个输出信号的尾电流的幅值可以根据灰度码的位的组合来调整。回转速率可以根据尾电流的增加来增加。也就是说，随着输出信号的尾电流的幅值增加，输出电压信号的跳变(transit1n)时间变得更短。
[0044]图2示出了图1的源极驱动电路中的数模转换器130的实施例。参考图2，数模转换器130可以包括电阻串132和开关电路134。
[0045]电阻串132可以耦接在第一参考电压VREF_H和第二参考电压VREF_L之间，并且可以包括彼此串联连接的多个电阻器Rl到R18。耦接到电阻器的节点可以输出伽马电压VGMAl到VGMA18。当数字输入信号D1、D2、……、和Dn是18位数据，电阻串132可以包括18个电阻器，并且可以输出18个伽马电压VGMAl到VGMA18。
[0046]开关电路134可以输出与数字输入信号D1、D2、……、和Dn对应的伽马电压VGMAl到VGMA18，作为输入电压信号VINl到VINn。虽然示出了 18个电阻器，但是在其它实施例中，可以使用不同数目的电阻器和/或可以生成不同数目的伽马电压。
[0047]图3示出了图1的源极驱动电路中的输出缓冲器电路140的实施例。参考图3，输出缓冲器电路140可以包括偏置电流控制信号生成电路150和通道放大电路141。
[0048]偏置电流控 制信号生成电路150可以包括参考运算放大器0P_REF_1，并且可以对参考运算放大器0P_REF_1的输入信号VI_REF和输出信号V0_REF执行异或运算。异或运算生成偏置电流控制信号VC0N_IB。通道放大电路141可以响应于偏置电流控制信号VC0N_IB而补偿回转速率，并且对输入电压信号VINl到VINn执行缓冲以生成输出电压信号Yl到Yn。通道放大电路141可以包括通道放大器0P_CH1、0P_CH2和0P_CH3。
[0049]更具体地，偏置电流控制信号生成电路150可以包括参考运算放大器0P_REF_1和异或(XOR)电路XORl。异或电路XORl可以对参考运算放大器0P_REF_1的输入信号VI_REF和输出信号V0_REF执行异或运算以生成偏置电流控制信号VC0N_IB。
[0050]偏置电流控制信号VC0N_IB可以在跳变时段期间被激活，在跳变时段中，参考运算放大器0P_REF_1的输出信号从最小值改变为最大值的一半。在一个实施例中，偏置电流控制信号VC0N_IB可以在跳变时段期间被激活，在跳变时段中，参考运算放大器0P_REF_1的输出信号从地电压改变为电源电压的一半。
[0051]图4示出了图3的输出缓冲器电路的通道放大电路141中的通道放大器0P_CH1的实施例。参考图4，通道放大器0P_CH1可以包括差分输入单元146、上偏置(upper bias)单元142、下偏置(lower bias)单元144、负载级(load stage) 147、以及输出级(outputstage) 148。
[0052]差分输入单元146可以包括P型差分输入单元和N型差分输入单元，并且可以以差分模式接收输入电压信号VIN和输出电压信号V0UT。P型差分输入单元可以包括PMOS晶体管MPl和MP2，而N型差分输入单元可以包括NMOS晶体管丽I和丽2。
[0053]上偏置单元142可以电连接到P型差分输入单元，将P型差分输入单元连接到电源电压VDD，并且响应于偏置电流控制信号VC0N_IB调整供应给P型差分输入单元的偏置电流的幅值。
[0054]下偏置单元144可以电连接到N型差分输入单元，将N型差分输入单元连接到地电压，并且响应于偏置电流控制信号VCON_IB调整供应给N型差分输入单元的偏置电流的幅值。
[0055]负载级147可以电连接到差分输入单元146，并且作为差分输入单元146的负载来操作。输出级148可以电连接到负载级147，并且将负载级147的输出端连接到电源电压VDD或地。在一个实施例中，参考运算放大器0P_REF_1和通道放大器0P_CH1、0P_CH2和0P_CH3可以具有相同的电特性。
[0056]上偏置单元142可以包括第一 PMOS晶体管MP3、第二 PMOS晶体管MP4、以及开关Sfflo第一 PMOS晶体管MP3可以具有连接到电源电压VDD的源极、被施加了第一偏置电压VBl的栅极、以及连接到P型差分输入单元的漏极。第二 PMOS晶体管MP4可以具有连接到电源电压VDD的源极、以及被施加了第一偏置电压VBl的栅极。开关SWl可以耦接在第二PMOS晶体管MP4的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号VC0N_IB而接通或关断(turned on or off)。第二 PMOS晶体管的大小可以是第一 PMOS晶体管的一半。
[0057]下偏置单元144可以包括第一 NMOS晶体管丽3、第二 NMOS晶体管MN4、以及开关SW2。第一 NMOS晶体管丽3可以具有连接到地电压的源极、被施加了第二偏置电压VB2的栅极、以及连接到N型差分输入单元的漏极。第二 NMOS晶体管MN4可以具有连接到地电压的源极、以及被施加了第二偏置电压VB2的栅极。开关SW2可以耦接在第二 NMOS晶体管MN4的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号VC0N_IB而接通或关断。第
二NMOS晶体管的大小可以是第一 NMOS晶体管的一半。
[0058]通道放大器0P_CH1可以通过响应于偏置电流控制信号VC0N_IB来调整供应给差分输入单元146的偏置电流，来补偿输出电压的回转速率。这可以使用包括在上偏置单元142中的偏置电流调整单元143和包括在下偏置单元144中的偏置电流调整单元145来实现。
[0059]偏置电流调整单元143可以包括第二 PMOS晶体管MP4和开关SWl。偏置电流调整单元145可以包括第二 NMOS晶体管MN4和开关SW2。通道放大器0P_CH1可以在输出信号的跳变时段期间，响应于偏置电流控制信号VC0N_IB，将附加的偏置电流供应给差分输入单元 146。
[0060]图5示出了图3的输出缓冲器电路的偏置电流控制信号生成电路150中的参考运算放大器0P_REF的实施例。参考图5，参考运算放大器0P_REF可以包括差分输入单元156、上偏置单元152、下偏置单元154、负载级157、以及输出级158。除了偏置电流调整单元143和145以外，图5的参考运算放大器0P_REF的结构可以与通道放大器0P_CH1的结构相同。因此，参考运算放大器0P_REF的电特性可以类似于通道放大器0P_CH1的电特性。
[0061]图6示出了用于图3的输出缓冲器电路的偏置电流控制信号生成电路的操作的定时图的示例，而图7示出了图示图3的输出缓冲器电路的通道放大器的操作的定时图的示例。
[0062]参考图6，当参考运算放大器0P_REF的输入信号(即，参考输入信号VI_REF)从“O”电平改变为VDD电平时，参考运算放大器0P_REF的输出信号(即，参考输出信号V0_REF)可以以一定的回转速率从“O”电平改变为VDD电平。在输出缓冲器电路中，由图3的偏置电流控制信号生成电路150生成的偏置电流控制信号VC0N_IB可以在跳变时段期间被激活。跳变时段可以包括其中参考运算放大器OP_REF的输出信号从最小值(例如，OV)改变为最大值(例如，VDD)的一半的时段。也就是说，偏置电流控制信号VCON_IB可以具有脉冲宽度PW1，并且在脉冲宽度PWl的时段期间将附加的偏置电流提供给通道放大电路141的通道放大器。
[0063]参考图7，当通道放大器的输入信号VIN从最小伽马值VGMAl改变为最大伽马值VGMA18时，通道放大器的输出信号VOUT可以以一定的回转速率从最小伽马值VGMAl跳变(transit)到最大伽马值VGMA18。
[0064]根据输出缓冲器电路的一个实施例，在通道放大器的输出电压信号VOUT的跳变时段期间，由偏置电流控制信号生成电路150生成的偏置电流控制信号VC0N_IB可以将附加的偏置电流提供给通道放大器。结果，回转速率可以被补偿。
[0065]由于输出缓冲器电路补偿回转速率，所以输出缓冲器电路可以具有增加的回转速率，并且与没有回转速率补偿的输出缓冲器电路相比，可以在较短的时间内实现电压电平的跳变。偏置电流控制信号VC0N_IB可以在跳变时段期间被激活，在跳变时段中，参考运算放大器0P_REF的输出信号从最小值(例如，0V)改变为最大值(例如，VDD)的一半。
[0066]图8示出了图3的输出缓冲器电路的偏置电流控制信号生成电路的实施例。参考图8,偏置电流控制信号生成电路150a可以包括第一参考运算放大器0P_REF_1、第一异或电路XORl、反相器INVl、第二参考运算放大器0P_REF_2、第二异或电路X0R2、以及或电路ORl。
[0067]第一参考运算放大器0P_REF_1可以缓冲第一参考输入信号VI_REF以生成第一参考输出信号V0_REF_1。第一异或电路XORl可以对第一参考输入信号VI_REF和第一参考输出信号V0_REF_1执行异或运算。反相器INVl可以反转第一参考输入信号VI_REF的相位。第二参考运算放大器0P_REF_2可以缓冲反相器INVl的输出信号以生成第二参考输出信号V0_REF_2。第二异或电路X0R2可以对反相器INVl的输出信号和第二参考输出信号V0_REF_2执行异或运算。或电路ORl可以对第一异或电路XORl的输出信号和第二异或电路X0R2的输出信号执行或运算(OR operat1n)以生成偏置电流控制信号VC0N_IB。
[0068]图9示出了用于偏置电流控制信号生成电路150a的操作的定时图的示例。参考图8和图9，偏置电流控制信号生成电路150a可以对第一异或电路XORl的输出信号VOEXl和第二异或电路X0R2的输出信号V0EX2执行或运算以生成偏置电流控制信号VC0N_IB。因此，偏置电流控制信号VC0N_IB的脉冲宽度可以由具有脉冲宽度PWl的VOEXl和具有脉冲宽度PW2的V0EX2中具有更宽脉冲宽度的信号来确定。图8的偏置电流控制信号生成电路150a可以供应足够的附加偏置电流，即使在参考输出信号V0_REF_1和V0_REF_2的上升跳变时间和下降跳变时间彼此不同时也是如此，然后执行回转速率补偿。
[0069]图10示出了图1的源极驱动电路中的输出缓冲器电路的另一个实施例。参考图10，输出缓冲器电路140a可以包括偏置电流控制信号生成电路150a和通道放大电路141a。
[0070]偏置电流控制信号生成电路150a可以具有与图3的偏置电流控制信号生成电路150相同的结构。通道放大电路141a可以响应于偏置电流控制信号VC0N_IB和灰度码而补偿回转速率，并且对输入电压信号VINl到VINn执行缓冲以生成输出电压信号Yl到Yn。通道放大电路141a可以包括通道放大器0P_CHl_a、0P_CH2_a和0P_CH3_a。
[0071]图10的偏置电流控制信号生成电路150a可以响应于灰度码的位D6和D7来调整偏置电流，以及偏置电流控制信号VCON_IB。因此，回转速率可以被更准确地补偿。灰度码的位D6和D7可以是从图1的数据锁存电路120的输出信号Dl到Dn中选择的码。
[0072]图11示出了图10的输出缓冲器电路的通道放大电路中的通道放大器的实施例。参考图11，通道放大器0P_CHl_a可以包括差分输入单元146、上偏置单元142a、下偏置单元144a、负载级147、以及输出级148。
[0073]差分输入单元146可以包括P型差分输入单元和N型差分输入单元，并且可以以差分模式接收输入电压信号VIN和输出电压信号V0UT。P型差分输入单元可以包括PMOS晶体管MPl和MP2，而N型差分输入单元可以包括NMOS晶体管丽I和丽2。
[0074]上偏置单元142a可以电连接到P型差分输入单元，将P型差分输入单元连接到电源电压VDD，并且响应于偏置电流控制信号VC0N_IB和灰度码的位D6和D7来调整供应给P型差分输入单元的偏置电流的幅值。
[0075]下偏置单元144a可以电连接到N型差分输入单元，将N型差分输入单元连接到地电压，并且响应于偏置电流控制信号VC0N_IB和灰度码的位D6和D7来调整供应给N型差分输入单元的偏置电流的幅值。
[0076]负载级147可以电连接到差分输入单元146，并且作为差分输入单元146的负载来操作。输出级148可以电连接到负载级147，并且将负载级147的输出端连接到电源电压VDD或地。
[0077]上偏置单元142a可以包括第一 PMOS晶体管MP3、第二 PMOS晶体管MP4、第三PMOS晶体管MP5、第四PMOS晶体管MP6、第一开关SW1、第二开关SW3、以及第三开关SW5。
[0078]第一 PMOS晶体管MP3可以具有连接到电源电压VDD的源极、被施加了第一偏置电压VBl的栅极、以及连接到P型差分输入单元的漏极。第二 PMOS晶体管MP4可以具有连接到电源电压VDD的源极、以及被施加了第一偏置电压VBl的栅极。第三PMOS晶体管MP5可以具有连接到电源电压VDD的源极、以及被施加了第一偏置电压VBl的栅极。第四PMOS晶体管MP6可以具有连接到电源电压VDD的源极、以及被施加了第一偏置电压VBl的栅极。
[0079]第一开关SWl可以耦接在第二 PMOS晶体管MP4的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号VC0N_IB而接通或关断。第二开关可以耦接在第三PMOS晶体管MP5的漏极和P型差分输入单元之间，并且响应于灰度码的第一位D6而接通或关断。第三开关SW5可以耦接在第四PMOS晶体管MP6的漏极和P型差分输入单元之间，并且响应于灰度码的第二位D7而接通或关断。
[0080]第二 PMOS晶体管MP4的大小可以小于第一 PMOS晶体管MP3的大小(例如，可以是第一 PMOS晶体管MP3的大小的一半)，第三PMOS晶体管MP5的大小可以小于第一 PMOS晶体管MP3的大小(例如，可以是第一 PMOS晶体管MP3的大小的四分之一)，而第四PMOS晶体管MP6的大小可以小于第一 PMOS晶体管MP3的大小(例如，可以是第一 PMOS晶体管MP3的大小的八分之一)。
[0081]下偏置单元144a可以包括第一 NMOS晶体管MN3、第二 NMOS晶体管MN4、第三NMOS晶体管MN5、第四NMOS晶体管MN6、第一开关SW2、第二开关SW4、以及第三开关SW6。
[0082]第一 NMOS晶体管丽3可以具有连接到地电压的源极、被施加了第二偏置电压VB2的栅极、以及连接到N型差分输入单元的漏极。第二 NMOS晶体管MN4可以具有连接到地电压的源极、以及被施加了第二偏置电压VB2的栅极。第三NMOS晶体管丽5可以具有连接到地电压的源极、以及被施加了第二偏置电压VB2的栅极。第四NMOS晶体管MN6可以具有连接到地电压的源极、以及被施加了第二偏置电压VB2的栅极。
[0083]第一开关SW2可以耦接在第二 NMOS晶体管MN4的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号VC0N_IB而接通或关断。第二开关SW4可以耦接在第三NMOS晶体管MN5的漏极和N型差分输入单元之间，并且响应于灰度码的第一位D6接通或关断。第三开关SW6可以耦接在第四NMOS晶体管MN6的漏极和N型差分输入单元之间，并且响应于灰度码的第二位D7而接通或关断。
[0084]第二 NMOS晶体管MN4的大小可以小于第一 NMOS晶体管丽3的大小(例如，可以是第一 PMOS晶体管MP3的大小的一半)，第四NMOS晶体管丽5的大小可以小于第一 NMOS晶体管丽3的大小(例如，可以是第一 PMOS晶体管MP3的大小的四分之一)，而第四NMOS晶体管MN6的大小可以小于第一 NMOS晶体管MN3的大小(例如，可以是第一 PMOS晶体管MP3的大小的八分之一)。
[0085]图12示出了图解图11的通道放大器中的相对于灰度码的位值的尾电流以及相对于尾电流的幅值的输出电压的回转速率。
[0086]参考图12，输出信号的尾电流的幅值可以被配置为根据灰度码的位的组合来调整。例如，当D6=0和D7=0时，具有最低电平的附加电流可以被供应给通道放大器。例如，当D6=l和D7=l时，具有最高电平的附加电流可以被供应给通道放大器。随着尾电流Itaill、Itail2和Itail3的幅值增加,通道放大器的输出电压的电平跳变(level transit1n)可以更快。也就是说，随着尾电流Itaill、Itail2和Itail3的幅值增加，回转速率可以增加。
[0087]图13和图14示出了源极驱动电路的布局的实施例。参考图13，偏置电流控制信号生成电路230可以位于源极驱动电路200中的通道放大电路210和220之间。参考图14，偏置电流控制信号生成电路330_1和330_2可以位于在源极驱动电路300中的通道放大电路310和320的外侧。也就是说，偏置电流控制信号生成电路330_1和330_2可以位于源极驱动电路300的两端。
[0088]图15示出了可以包括这里描述的源极驱动电路的任意实施例的液晶显示器(IXD)设备1000的实施例。参考图13，IXD设备1000可以包括控制器1100、栅极驱动电路1200、源极驱动电路1300、液晶面板1400、以及灰度电压生成器1500。
[0089]液晶面板1400可以包括位于矩阵的每个交叉处的TFT (薄膜晶体管)。TFT可以具有接收源极信号(也称为“数据信号”)的源极和接收栅极信号(也称为“扫描信号”)的栅极。存储电容器CST和液晶电容器CLC可以连接在TFT的漏极和公共电压VCOM之间。液晶面板1400可以分别通过栅极线Gl到Gn接收栅极信号和通过源极线Dl到Dm接收源极信号。栅极驱动电路1200可以通过组合导通电压Von和截止电压Voff产生栅极信号，并且将栅极信号施加到栅极线Gl到Gn。
[0090]灰度电压生成器1500可以生成与IXD设备1000的亮度相关联的正的和负的灰度级电压(gray scale voltages) GMA。
[0091 ] 源极驱动电路1300可以通过使用从灰度电压生成器1500输出的灰度级电压GMA，对从控制器1100接收的数据DATA执行数模(D/A)转换，并将转换的数据施加到源极线Dl到Dm。
[0092]控制器1100可以接收RGB视频信号R、G和B以及控制信号。控制信号可以包括，例如，垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK、数据使能信号(dataenable signal)DE、等等。控制器1100可以基于控制信号生成源极控制信号CONTl和栅极控制信号C0NT2。控制器1100还可以适当地处理RGB视频信号R、G和B，以便满足液晶面板1400的操作条件。然后，控制器1100可以将栅极控制信号C0NT2传送给栅极驱动电路1200，并且将源极控制信号CONTl和视频信号DATA (R、G、B)传送给源极驱动电路1300。
[0093]栅极驱动电路1200和源极驱动电路1300可以分别包括多个栅极驱动集成电路(IC)和多个源极驱动1C。数据DATA可以对于每一个像素确定灰度级(gray level)。源极驱动电路1300可以将源极信号施加到布置在液晶面板1400上的源极线，而栅极驱动电路1200可以将栅极信号施加到布置在液晶面板1400上的栅极线。
[0094]包括在图15的IXD设备1000中的源极驱动电路1300可以具有与图1的源极驱动电路100相同的结构。因此，LCD设备1000可以包括根据这里描述的任意实施例的输出缓冲器电路。
[0095]包括在IXD设备1000中的输出缓冲器电路可以包括偏置电流控制信号生成电路和通道放大电路。偏置电流控制信号生成电路可以包括参考运算放大器，并且对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。通道放大电路可以响应于偏置电流控制信号而补偿回转速率，并且对多个输入电压信号执行缓冲以生成多个输出电压信号。
[0096]输出缓冲器电路还可以响应于显示设备的源极驱动电路的灰度码来补偿回转速率。多个输出信号的尾电流的幅值可以根据灰度码的位的组合来调整。回转速率可以根据尾电流的增加来增加。也就是说，随着输出电压信号的尾电流的幅值增加，输出电压信号的跳变时间可以变得更短。
[0097]图16示出了操作显示设备的源极驱动电路的方法的实施例。参考图16，操作显示设备的源极驱动电路的方法可以包括以下操作:
[0098](I)基于时钟信号和输入/输出控制信号使用移位寄存器来生成脉冲信号(SI)；
[0099](2)根据移位寄存器的移位顺序锁存数据，并响应于负载信号输出数据作为数字输入信号(S2)；
[0100](3)使用灰度电压生成对应于数字输入信号的输入电压信号(S3)；
[0101](4)对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号(S4)；
[0102](5)响应于偏置电流控制信号来补偿回转速率(S5)；
[0103](6)对输入电压信号执行缓冲以生成源极信号(S6)。
[0104]图17示出了操作显示设备的源极驱动电路的方法的另一个实施例。参考图17，操作显示设备的源极驱动电路的方法可以包括以下操作:
[0105](I)基于时钟信号和输入/输出控制信号使用移位寄存器来生成脉冲信号(SI)；
[0106](2)根据移位寄存器的移位顺序来锁存数据，并响应于负载信号来输出数据作为数字输入信号(S2)；
[0107](3)使用灰度电压生成对应于数字输入信号的输入电压信号(S3)；
[0108](4)对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号(S4)；[0109](5)响应于偏置电流控制信号来补偿回转速率(S5)；
[0110](6)响应于灰度码来补偿回转速率(S7)；
[0111](7)对输入电压信号执行缓冲以生成源极信号(S6)。
[0112]以上，描述了输出缓冲器电路、包括输出缓冲器电路的源极驱动电路、以及具有该源极驱动电路的LCD设备。在其它实施例中，输出缓冲器电路和包括该输出缓冲器的源极驱动电路可以实施在其它类型的显示设备中，所述其它类型的显示设备包括但是不限于等离子体显示板(PDP)和有机发光二极管(OLED)。
[0113]作为总结和评述，一个或多个实施例是为了提供源极驱动电路以改变输出信号的回转速率，从而所述输出缓冲器电路可以用于高分辨率和大尺寸面板，并且具有较低的功耗。
[0114]示例实施例已经在这里公开，虽然采用了特定的术语，但是它们只是在一般的和描述性的意义上被使用并且被解释，并且并不是为了限定的目的。在一些实例中，如在提交本申请时本领域普通技术人员将清楚的，结合特定实施例描述的特征、特性、和/或元素可以单独使用，或者与结合其它实施例描述的特征、特性、和/或元素组合使用，除非另外具体地指出。因此，本领域技术人员将理解，可以进行形式和细节上的各种改变，而不脱离如所附权利要求中阐述的本发明的精神和范围。
【权利要求】
1.一种输出缓冲器电路，包括: 偏置电流控制信号生成电路，其包括参考运算放大器，所述偏置电流控制信号生成电路被配置为对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及 通道放大电路，其被配置为响应于所述偏置电流控制信号来调整多个输出电压信号的回转速率，所述通道放大电路被配置为对多个输入电压信号执行缓冲以生成所述多个输出电压信号。
2.如权利要求1所述的电路，其中，所述输出缓冲器电路被配置为进一步响应于显示设备的源极驱动电路的灰度码来调整所述多个输出电压信号的回转速率。
3.如权利要求2所述的电路，其中，所述多个输出电压信号的尾电流的幅值被配置为根据所述灰度码的位的组合来调整。
4.如权利要求2所述的电路，其中，所述回转速率随着所述尾电流的增加而增加。
5.如权利要求1所述的电路，其中，所述偏置电流控制信号生成电路包括: 异或电路，其对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。
6.如权利要 求5所述的电路，其中，所述偏置电流控制信号被配置为在跳变时段期间被激活，在所述跳变时段中，所述参考运算放大器的输出信号从最小值改变为最大值的一半。
7.如权利要求5所述的电路，其中，所述偏置电流控制信号被配置为在跳变时段期间被激活，在所述跳变时段中，所述参考运算放大器的输出信号从地电压改变为电源电压的一半。
8.如权利要求1所述的电路，其中，所述偏置电流控制信号生成电路包括: 第一参考运算放大器，其被配置为缓冲第一参考输入信号以生成第一参考输出信号； 第一异或电路，其被配置为对第一参考输入信号和第一参考输出信号执行异或运算； 反相器，其被配置为反转第一参考输入信号的相位； 第二参考运算放大器，其被配置为缓冲所述反相器的输出信号以生成第二参考输出信号; 第二异或电路，其被配置为对所述反相器的输出信号和第二参考输出信号执行异或运算；以及 或电路，其被配置为对第一异或电路的输出信号和第二异或电路的输出信号执行或运算以生成偏置电流控制信号。
9.如权利要求8所述的电路，其中，第一参考运算放大器和第二参考运算放大器被配置为具有基本上相同的一个或多个电特性。
10.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在第一异或电路的输出信号和第二异或电路的输出信号当中具有更宽脉冲宽度的信号的脉冲持续时间期间被激活。
11.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在以下时段中的更长时段期间被激活: 第一跳变时段，其中第一参考运算放大器的输出信号从最小值改变为最大值的一半；或 第二跳变时段，其中第二参考运算放大器的输出信号从最大值改变为最大值的一半。
12.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在以下时段中的更长时段期间被激活: 第一跳变时段，其中第一参考运算放大器的输出信号从地电压增加到电源电压的一半；或 第二跳变时段，其中第二参考运算放大器的输出信号从电源电压下降到电源电压的一半。
13.如权利要求1所述的电路，其中，所述通道放大电路包括被配置为生成所述多个输出电压信号的多个通道放大器，其中，每个通道放大器包括: 差分输入单元，其被配置为包括P型差分输入单元和N型差分输入单元，并且以差分模式接收输入电压信号和输出电压信号； 上偏置单元，其电连 接到P型差分输入单元，并且被配置为将P型差分输入单元连接到电源电压，并且响应于所述偏置电流控制信号来调整供应给P型差分输入单元的偏置电流的幅值； 下偏置单元，其电连接到N型差分输入单元，并且被配置为将N型差分输入单元连接到地电压，并且响应于所述偏置电流控制信号来调整供应给N型差分输入单元的偏置电流的幅值； 负载级，其电连接到所述差分输入单元，并且被配置为作为所述差分输入单元的负载来操作；以及 输出级，其电连接到所述负载级，并且被配置为将所述负载级的输出端连接到电源电压或地。
14.如权利要求13所述的电路，其中，所述参考运算放大器和通道放大器被配置为具有基本上相同的一个或多个电特性。
15.如权利要求13所述的电路，其中，所述上偏置单元包括: 第一 PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极； 第二 PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；以及 开关，其被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于所述偏置电流控制信号而接通或关断。
16.如权利要求15所述的电路，其中，第二PMOS晶体管的大小基本上是第一 PMOS晶体管的一半。
17.如权利要求13所述的电路，其中，所述下偏置单元包括: 第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极； 第二 NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；以及 开关，其被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于所述偏置电流控制信号而接通或关断。
18.如权利要求17所述的电路，其中，第二NMOS晶体管的大小基本上是第一 NMOS晶体管的一半。
19.如权利要求13所述的电路，其中，所述上偏置单元包括: 第一 PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极； 第二 PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极； 第三PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极； 第四PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极； 第一开关，被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于所述偏置电流控制信号而接通或关断； 第二开关，其被配置为耦接在第三PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第一 位而接通或关断；以及 第三开关，其被配置为耦接在第四PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第二位而接通或关断。
20.如权利要求19所述的电路，其中，第二PMOS晶体管的大小大约是第一 PMOS晶体管的大小的一半，第三PMOS晶体管的大小大约是第一PMOS晶体管的大小的四分之一，以及第四PMOS晶体管的大小大约是第一 PMOS晶体管的大小的八分之一。
21.如权利要求13所述的电路，其中，所述下偏置单元包括: 第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极； 第二 NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极； 第三NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极； 第四NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极； 第一开关，被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于所述偏置电流控制信号而接通或关断； 第二开关，其被配置为耦接在第三NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第一位而接通或关断；以及 第三开关，其被配置为耦接在第四NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第二位而接通或关断。
22.如权利要求21所述的电路，其中，第二NMOS晶体管的大小大约是第一 NMOS晶体管的大小的一半，第三NMOS晶体管的大小大约是第一NMOS晶体管的大小的四分之一，以及第四NMOS晶体管的大小大约是第一 NMOS晶体管的大小的八分之一。
23.—种显示设备的源极驱动电路，包括: 移位寄存器，其被配置为基于时钟信号和输入/输出控制信号来生成脉冲信号；数据锁存电路，其被配置为根据所述移位寄存器的移位顺序来锁存数据，并响应于负载信号来输出所述数据作为数字输入信号；以及 数模转换电路，其被配置为使用灰度电压来生成对应于所述数字输入信号的输入电压信号; 输出缓冲器电路，其被配置为缓冲所述输入电压信号以生成源极信号，该输出缓冲器电路包括: 偏置电流控制信号生成电路，其被配置为包括参考运算放大器，所述偏置电流控制信号生成电路被配置为对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及 通道放大电路，其被配置为响应于所述偏置电流控制信号来调整多个输出电压信号的回转速率，所述通道放大电路被配置为对多个输入电压信号执行缓冲以生成所述多个输出电压信号。
24.一种操作显示设备的源极驱动电路的方法，该方法包括: 基于时钟信号 和输入/输出控制信号使用移位寄存器来生成脉冲信号； 根据所述移位寄存器的移位顺序来锁存数据，并响应于负载信号来输出所述数据作为数字输入信号； 使用灰度电压生成对应于所述数字输入信号的输入电压信号； 对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及 响应于所述偏置电流控制信号来调整多个源极信号的回转速率，并且对所述输入电压信号执行缓冲以生成所述多个源极信号。
25.如权利要求24所述的方法，还包括: 基于所述源极驱动电路的灰度码来调整所述多个源极信号的回转速率。
26.—种电路,包括: 控制器，基于第一参考信号和第二参考信号来生成控制信号；以及信号生成器，基于来自所述控制器的控制信号来生成至少一个输出信号，其中，所述信号生成器响应于所述控制信号来调整输入信号的电流以改变所述输出信号的回转速率，其中，所述输出信号包括用于控制显示设备的信息。
27.如权利要求26所述的电路，其中，所述输入信号包括伽马电压。
28.如权利要求26所述的电路，其中，所述控制器: 比较第一参考信号和第二参考信号，并且 基于所述比较生成所述控制信号。
29.如权利要求26所述的电路，其中，所述信号生成器基于经调整的电流和所述显示设备的灰度码来改变所述回转速率。
30.如权利要求26所述的电路，其中，所述信号生成器通过将偏置电流添加到所述输入信号来调整所述输入信号的电流。
【文档编号】H03F3/45GK104038206SQ201410077937
【公开日】2014年9月10日 申请日期:2014年3月5日 优先权日:2013年3月5日
【发明者】金珍汉, 权宰郁, 刘圣钟, 李河俊 申请人:三星电子株式会社