一种电平移位电路的制作方法
【专利摘要】本发明涉及集成电路【技术领域】，具体涉及一种适用于浮动电源轨中的电平移位电路。本发明的电平移位电路，包括快速响应电路和低功耗电平维持电路，通过快速响应电路的快速响应输入的低压控制信号，产生一窄脉冲来驱动输出信号电平的建立；然后通过低功耗电平维持电路在窄脉冲结束后维持输出信号的电平。本发明的有益效果为，适用于新一代功率器件的驱动电路中，具有响应速度快和低功耗的特点，可以充分发挥新一代功率器件高工作频率和低功耗的优势。本发明尤其适用于电平移位电路。
【专利说明】一种电平移位电路
【技术领域】
[0001 ] 本发明涉及集成电路【技术领域】，具体涉及一种适用于浮动电源轨中的电平移位电路。
【背景技术】
[0002]电平移位电路用于将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出级的控制，属于高压器件的控制【技术领域】，在开关电源、电机驱动、PDP显示等方面得到了广泛的应用。
[0003]随着新一代的功率器件(如:GaN FET, SiC FET, IGBT等)应用的不断发展，功率器件的开关频率有了很大的提高，功率器件能量损耗也不断减小。电平移位电路作为连接控制电路与输出驱动级的关键电路，发展的趋势也必将是:快速响应和低功耗。常规的电平移位电路中，输出级上拉PMOS管与下拉NMOS管之间同时导通会导致电平移位电路存在功耗、切换时间与传输延迟的问题。快速响应意味着功耗增大，现有的电平移位技术不能同时满足快速响应与低功耗，无法体现和发挥出新型功率器件高频和低能耗特性。
【发明内容】
[0004]本发明所要解决的，就是针对上述传统电平移位电路存在的问题，提出了一种具有快速响应能力和低功耗特点的电平移位电路。
[0005]本发明解决上述技术问题所采用的技术方案是:一种电平移位电路，包括快速响应电路和低功耗电平维持电路，其特征在于，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS 管 M00、M01、M03、M04、M05、M07、M10、M11、M16、M19，CMOS 反相器 INVUINV2、INV3、INV4、INV5、INV6，二极管 D1、D2、D3、D4 和电容 CU C2 ；
[0006]所述低功耗电平维持电路包括PMOS 管 M26、M27、M33、M34、M35、M36、M37、M38、M39、M42、M43、M44，NMOS 管 M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管 D5、D6、D7、D8和电阻R1、R2、R3 ;其中，
[0007]如图1所不,一个外部信号输入端连接INVl的输入端和MOl的栅极,另一个外部输入信号端连接INV4的输入端和M05的栅极，INVl的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；
[0008]INV2的输出端连接Cl的负极和INV3的输入端，INV3的输出端连接MOO的栅极，MOO的漏极和MOl的源极连接，MOl的漏极与Dl的正极和M03的源极连接，M03的栅极、Dl的负极、INVl的正极、INV2的正极、INV3的正极、Cl的正极均接电源电压，INVl的负极、INV2的负极、INV3的负极和MOO的源极均接地；
[0009]INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，MO7的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；[0010]M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；
[0011]M12的漏极与MlO的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD;
[0012]MlO的栅极与Mll的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；
[0013]M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，MlO的源极、Mll的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS ；
[0014]如图3所示，M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；
[0015]M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、Rl的一端和M34的栅极连接；
[0016]M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与Rl的另一端、M36的漏极和M33的栅极连接；
[0017]M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、RO的一端、M39的栅极和漏极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接；
[0018]M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后与一个输出端LC连接；
[0019]M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、RO的另一端、M31的漏极、M30的栅极连接；
[0020]M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的源极、M40的源极、M46的源极均接浮动电源地电位HS。
[0021]本发明的有益效果为，适用于新一代功率器件的驱动电路中，具有响应速度快和低功耗的特点，可以充分发挥新一代功率器件高工作频率和低功耗的优势；对新一代功率器件(如:GaN FET, SiC FET, IGBT等)的应用起到了推动作用。
【专利附图】
【附图说明】
[0022]图1为本发明的快速响应电路的电路示意图；
[0023]图2为快速响应电路的时序图；
[0024]图3为本发明的低功耗电平维持电路的电路示意图；
[0025]图4为低功耗电平维持电路的时序图；
[0026]其中，V(LCO)-V(HS)表示浮动电源轨上的快速响应脉冲信号，V(LC)-V(HS)表示浮动电源轨上的输出信号，V (LD-V(HS)表不浮动电源轨上的输出信号。
【具体实施方式】[0027]下面结合附图，详细描述本发明的技术方案:
[0028]如图1和图3所示，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS 管 MOO、MOl、M03、M04、M05、M07、M10、Mil、M16、M19, CMOS 反相器 INVl、INV2、INV3、INV4、INV5、INV6，二极管 D1、D2、D3、D4 和电容 C1、C2 ；
[0029]所述低功耗电平维持电路包括PMOS 管 M26、M27、M33、M34、M35、M36、M37、M38、M39、M42、M43、M44，NMOS 管 M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管 D5、D6、D7、D8和电阻R1、R2、R3 ;其中，
[0030]—个外部信号输入端连接INVl的输入端和MOl的栅极,另一个外部输入信号端连接INV4的输入端和M05的栅极，INVl的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；
[0031]INV2的输出端连接Cl的负极和INV3的输入端，INV3的输出端连接MOO的栅极，MOO的漏极和MOl的源极连接，MOl的漏极与Dl的正极和M03的源极连接，M03的栅极、Dl的负极、INVl的正极、INV2的正极、INV3的正极、Cl的正极均接电源电压，INVl的负极、INV2的负极、INV3的负极和MOO的源极均接地；
[0032]INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；
[0033]M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；
[0034]M12的漏极与MlO的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD;
[0035]MlO的栅极与Mll的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；
[0036]M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，MlO的源极、Mll的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS ；
[0037]M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；
[0038]M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、Rl的一端和M34的栅极连接；
[0039]M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与Rl的另一端、M36的漏极和M33的栅极连接；
[0040]M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、RO的一端、M39的栅极和漏极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接；
[0041]M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后于一个输出端LC连接；[0042]M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、RO的另一端、M31的漏极、M30的栅极连接；
[0043]M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的源极、M40的源极、M46的源极均接浮动电源地电位HS。
[0044]如图1所示，LA与LB为一对逻辑相反的低电源轨控制信号，其中LA作一个外部输入信号，LB作另一个外部输入信号，下面分析图1中虚线框内的电路，以说明电路工作原理:LA为逻辑低时，MOl为关断状态，MOO为开启状态。当LA从逻辑低跳变为逻辑高时，MOl瞬间打开，LA的逻辑高状态经过三个反相器的传输延时At后到达MOO的栅端为逻辑低，控制MOO关断，而在At时间内MOO保持为开启状态。由于在At时间内，MOl已开启，M03的栅极接VDD，M03为常开管，M13为二极管连接，所以在At时间内信号LCO被拉低至接近于HS电位。由于LCO接M12的栅极，所以在At时间内，会有较大的电流流过M12，将M12的漏极即LC快速拉高。当Λ t时间过后，MOO关断，信号LCO被拉高，M13关断，LC处于浮空状态，此时整个电路的功耗为零。电路中二极管的作用:防止连接上下电源轨的支路在电源轨切换时超出一定的电压范围，使得器件击穿。图2所示为该电路的时序图。
[0045]如图3所示，为低功耗电平维持电路，下面分析图3中虚线框内的电路，以说明电路工作原理:信号LAl与LBl来自快速响应电路，为一对逻辑相反的信号，当信号LA从逻辑低变为逻辑高时，LAl从逻辑高变为逻辑低，关断M21，即M21所在支路被切断，又M34、M35、Rl和R2正反馈连接，使M36的漏端电位迅速拉高，关断M33，M31的漏端被拉低，打开输出级反相器中的M44，维持输出信号LC高电平状态。电路的功耗来自M37、M38和RO构成的偏置电路。由于该电路最终仅仅是通过反相器维持快速响应电路的输出，要求速度较慢，因此只需要很小的驱动电流，所以该电路具有低功耗特点。电路中二极管的作用:防止连接上下电源轨的支路在电源轨切换时超出一定的电压范围，使得器件击穿。图4所示为该电路的时序图。
[0046]综上所述，当输入信号LA从逻辑低变高时，快速响应电路产生的窄脉冲信号LCO将输出LC快速拉高，将LD快速拉低；在脉冲宽度时间内，低功耗电路建立起输出信号LC的高电位和LD的低电位；在脉冲宽度结束后，快速响应电路关断，进入零功耗状态，仅有低功耗电平维持电路维持输出信号的电位。通过这种方法可以容易地实现高速、低功耗电平移位功能。
【权利要求】
1.一种电平移位电路，包括快速响应电路和低功耗电平维持电路，其特征在于，所述快速响应电路包括 PMOS 管 M12、M13、M14、M15、M17、M18，NMOS 管 M00、M01、M03、M04、M05、M07、M10、M11、M16、M19, CMOS 反相器 INVl、INV2、INV3、INV4、INV5、INV6，二极管 D1、D2、D3、D4和电容C1、C2 ； 所述低功耗电平维持电路包括 PMOS 管 M26、M27、M33、M34、M35、M36、M37、M38、M39、M42、M43、M44，匪05管1120、]\121、]\122、]\123、]\00、]\01、]\08、]\140、]\141、]\145、]\146，二极管 D5、D6、D7、D8和电阻R1、R2、R3 ;其中， 一个外部信号输入端连接INVl的输入端和MOl的栅极,另一个外部输入信号端连接INV4的输入端和M05的栅极，INVl的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极； INV2的输出端连接Cl的负极和INV3的输入端，INV3的输出端连接MOO的栅极，MOO的漏极和MOl的源极连接，MOl的漏极与Dl的正极和M03的源极连接，M03的栅极、Dl的负极、INVl的正极、INV2的正极、INV3的正极、Cl的正极均接电源电压，INVl的负极、INV2的负极、INV3的负极和MOO的源极均接地； INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地； M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接； M12的漏极与MlO的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD ； MlO的栅极与Mll的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接； M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，MlO的源极、Mll的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS ； M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地； M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、Rl的一端和M34的栅极连接； M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与Rl的另一端、M36的漏极和M33的栅极连接； M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、RO的一端、M39的栅极和漏极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接； M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后与一个输出端LC连接；M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、RO的另一端、M31的漏极、M30的栅极连接； M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的`源极、M40的源极、M46的源极均接浮动电源地电位HS。
【文档编号】H03K19/0175GK103825597SQ201410103029
【公开日】2014年5月28日 申请日期:2014年3月19日 优先权日:2014年3月19日
【发明者】周泽坤, 吴刚, 王霞, 孙亚东, 石跃, 王卓, 张波 申请人:电子科技大学