一种基于压控振荡器量化的逐次逼近寄存器型模数转换器的制造方法
【专利摘要】本发明提供了一种基于压控振荡器量化的逐次逼近寄存器型模数转换器，属于模拟集成电路【技术领域】。包括时钟倍频模块、采样保持电路、基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路，所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数器，差分输入的压控振荡器有正负两个输入端和一个输出端，正输入端连接采样信号，负输入端连接比较基准信号，输出端连接计数器，经计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。本发明克服了传统结构的逐次逼近寄存器型模数转换器拥有高分辨率但低采样速率的缺点，能够实现高速量化，提高模数转换器的系统带宽，在采样频率下实现高分辨率的量化，可用于高速，高精度模拟到数字的转换中。
【专利说明】一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
【技术领域】
[0001] 本发明属于模拟集成电路【技术领域】，具体涉及一种采用压控振荡器作为量化器的 逐次逼近寄存器型模数转换器。
【背景技术】
[0002] 随着电子技术的迅速发展以及计算机在自动检测和自动控制中的广泛应用，利用 数字电子计算机所处理和传送的都是不连续的数字信号，而实际中遇到的大多是连续变化 的模拟量，模拟量经过传感器采集转换成为电信号的模拟量后，需要经过模数转换变成数 字信号，输入到数字系统中进行处理和控制，模数转换器作为实现模拟信号到数字信号的 桥梁，是当今电子技术发展的关键。
[0003] 模数转换器根据系统带宽和采样频率的关系可分为奈奎斯特型和过采样型。采 样频率为系统带宽的两倍则为奈奎斯特型，采样频率大于系统带宽两倍以上的则为过采样 型。逐次逼近寄存器型模数转换器就属于奈奎斯特型，其采样频率为系统带宽的两倍，逐次 逼近寄存器型模数转换器的分辨率一般为8位至16位，具有低功耗、小尺寸等特点，广泛应 用于电池供电仪表、笔输入量化器、工业控制和数据/信号采集等领域。
[0004] 传统的逐次逼近寄存器型模数转换器中一般采用带运放结构的比较器作为量化 器，比较采样信号与基准信号的电压大小来产生量化输出。为了达到较高的量化精度，比较 器中的运放需要提供足够大的增益，然而高增益高速运放设计难度非常大，这使得高带宽 高精度逐次逼近寄存器型模数转换器的设计比较困难。所以，逐次逼近寄存器型模数转换 器中比较器的设计是精度与速度的折中，高量化精度的逐次逼近寄存器型模数转化器则会 有较低的速度。因此，设计出一种具有高精度、高速的模数转换器是当前研究的重点。
【发明内容】
[0005] 本发明的目的在于提出一种基于压控振荡器量化的逐次逼近寄存器型模数转换 器，该模数转换器利用压控振荡器产生频率信号，通过对频率信号的计数来获得量化结果， 可以实现高精度、高速的模拟到数字信号的转化。
[0006] 本发明的技术方案如下：
[0007] -种基于压控振荡器量化的逐次逼近寄存器型模数转换器，包括时钟倍频模块、 采样保持电路、量化器、逐次逼近寄存器和数模转换电路，其特征在于，所述量化器为基于 压控振荡器的量化器，所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数 器，差分输入的压控振荡器有正负两个输入端和一个输出端，正输入端连接米样信号VIN， 负输入端连接比较基准信号VC0MP，输出端连接计数器，经过计数器量化完成的高低逻辑电 平传送给逐次逼近寄存器。
[0008] 其中，所述差分输入的压控振荡器的输入端即为基于压控振荡器的量化器的输入 端，其正输入端连接采样信号，负输入端连接比较基准信号，输出端连接计数器，输出端输 出只有高低两种频率的频率信号，所述差分输入的压控振荡器接收两个输入信号（采样信 号和比较基准信号），产生频率信号传送给级联的计数器。
[0009] 所述计数器含有输入端、输出端和时钟控制端，输入端接收差分输入的压控振荡 器输出的频率信号，输出端输出量化后的高低逻辑电平，时钟控制端接收系统的量化时钟 CLK，作为时钟控制，计数器的输出端即为基于压控振荡器的量化器的输出端。
[0010] 进一步地，所述差分输入的压控振荡器通过比较输入的采样信号VIN和比较基准 信号VC0MP，产生高低两种频率的频率信号VREF并输出：如果采样信号大于或等于比较基 准信号，压控振荡器输出高频率信号；如果采样信号小于比较基准信号，压控振荡器输出低 频率信号。所述差分输入的压控振荡器只有高低两种频率信号的输出，且满足如下关系：
[0011] Fh = fO+a*Kvco (1)
[0012] FI = f〇-b*Kvco (2)
[0013] 其中，Fh为高频率信号，FI为低频率信号，fO为自由震荡频率，Kvco为压控振荡 器的线性增益系数，a和b为大于零的增益倍增因子。
[0014] 进一步地，所述计数器通过对频率信号的计数，判断频率信号的高低，输出相应的 高低逻辑电平。所述计数器在量化时钟上升沿到来时，接收输入的频率信号并开始计数，由 于增益倍增因子，可使得压控振荡器输出的高频率信号远大于量化时钟频率，输出的低频 率信号小于量化时钟频率，故若计数器计数大于或等于1，则VIN > VC0MP，输出高电平，VIN 量化为1 ;若计数器计数小于1，则VIN〈VC0MP，输出低电平，VIN量化为0。
[0015] 进一步地，所述时钟倍频模块的输入端接收采样保持时钟CLKS，输出量化时钟 CLK。采样保持时钟CLKS连接采样保持电路的时钟控制端，量化时钟CLK连接基于压控振 荡器的量化器、逐次逼近寄存器和数模转换电路的时钟控制端。模拟输入信号连接采样保 持电路的输入端，采样保持电路的输出端连接基于压控振荡器的量化器的正输入端，基于 压控振荡器的量化器的输出端连接逐次逼近寄存器的输入端，逐次逼近寄存器的输出端连 接数模转换电路的输入端，数模转换电路的输出端连接基于压控振荡器的量化器的负输入 端，形成回路。逐次逼近寄存器的数据输出端输出数据编码。
[0016] 基于压控振荡器量化的逐次逼近寄存器型模数转换器的模数转换过程为：首先， 采样保持时钟CLKS经过时钟倍频模块产生一个频率更高的量化时钟CLK，采样保持电路由 采样保持时钟CLKS提供控制时钟，基于压控振荡器的量化器、逐次逼近寄存器和数模转换 电路由量化时钟CLK来进行控制；模拟输入信号经采样保持电路采样获得采样信号VIN，采 样信号VIN连接基于压控振荡器的量化器的正输入端，经量化获得逻辑电平输出，逻辑电 平是由信号VIN与比较基准信号VC0MP比较量化获得；逐次逼近寄存器接收逻辑电平并由 逻辑控制电路进行控制，在每一个量化周期，逐次逼近寄存器输出数字控制逻辑到数模转 换电路进行转换；数模转换电路接收数字控制逻辑并转换产生新的比较基准信号反馈到量 化器负输入端，进行下一次的比较量化。在一个采样周期结束后，逐次逼近寄存器输出一个 N位二进制码字。具体地，一个采样周期，逐次逼近寄存器型模数转换器进行N次量化，每次 量化决定二进制码字的一个权位，由高到低逐次确定。
[0017] 本发明的有益效果为：本发明提供的基于压控振荡器量化的逐次逼近寄存器型模 数转换器的电路结构简单，其速度与模拟电路相比有大幅度的提高；压控振荡器的输出频 率高，可达到上百兆，同时产生的最高频率信号与最低频率信号的频率差值可以设计得很 大，即使计数器计数稍微出现偏差对输出基本没有影响，因而不需要精度要求很高的计数 器；同时，由于频率信号的频率高，计数器的计数时间很短，即量化速度很快，因此，系统带 宽得以有很大的拓展，可远大于传统的采用比较器作为量化器的结构；逐次逼近寄存器型 模数转换器属于奈奎斯特型，采样频率为系统带宽的两倍，本发明采样频率最高可以达到 百兆，而传统的逐次逼近寄存器型模数转换器的采样频率一般只有十几兆。
【专利附图】
【附图说明】
[0018] 图1为本发明提供的逐次逼近寄存器型模数转换器的结构框图。
[0019] 图2为本发明的基于压控振荡器的量化器的模块结构图。
[0020] 图3为本发明的逐次逼近寄存器的模块结构图。
[0021] 图4为本发明的数模转换电路的电路结构图。
[0022] 图5为本发明实施例中量化位数为4的行为级仿真时域波形图。
[0023] 图6为本发明实施例中量化位数为4的行为级仿真信号频谱图。
[0024] 图7为本发明实施例中量化位数为12的行为级仿真时域波形图。
[0025] 图8为本发明实施例中量化位数为12的行为级仿真信号频谱图。
【具体实施方式】
[0026] 下面结合实施例和附图对本发明做进一步的介绍：
[0027] 附图1为本发明提供的逐次逼近寄存器型模数转换器的结构框图，包括时钟倍频 模块、采样保持电路、基于压控振荡器的量化器（VC0量化器）、逐次逼近寄存器和数模转换 电路，所述时钟倍频模块的输入端接收采样保持时钟CLKS，输出量化时钟CLK。采样保持时 钟CLKS连接采样保持电路的时钟控制端，量化时钟CLK连接基于压控振荡器的量化器、逐 次逼近寄存器和数模转换电路的时钟控制端。模拟输入信号连接采样保持电路的输入端， 采样保持电路的输出端连接基于压控振荡器的量化器的正输入端，基于压控振荡器的量化 器的输出端连接逐次逼近寄存器的输入端，逐次逼近寄存器的输出端连接数模转换电路的 输入端，数模转换电路的输出端连接基于压控振荡器的量化器的负输入端，形成回路。
[0028] 附图2为本发明中基于压控振荡器的量化器的模块结构图，基于压控振荡器的量 化器包括差分输入的压控振荡器（VC0)和计数器，差分输入的压控振荡器（VC0)有正负两 个输入端和一个输出端，正输入端连接采样信号VIN，负输入端连接比较基准信号VC0MP， 输出端连接计数器，经过计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。
[0029] 逐次逼近寄存器包括逻辑控制电路和移位寄存器，如图3所示。逻辑控制电路接 收量化器输出的逻辑电平，并根据接收的逻辑电平对移位寄存器进行置位、存储、移位与输 出操作。其控制过程如下：逐次逼近寄存器首先确定输出码字的最高权重位，控制逻辑电路 先置移位寄存器的最高权重位为1，其余权重位为0。若接收到的逻辑电平为高电平，则保 持最高权重位为1不变，若接收到的逻辑电平为低电平，则将最高权重位置位0,这就完成 了最高权重位的确定；然后，将次高权重位置为1，其余权重位为0,并将与最高权重位组成 的码字加到数模转换电路上，数模转换电路输出新的比较基准电压信号VC0MP与采样信号 VIN进行第二次比较量化，若接收到的逻辑电平为高电平，则次高权重位依然为1，若接收 到的逻辑电平为低电平，则次高权重位置为〇 ;每次量化确定一位数据的值，并将下一位数 据的值设为1，其余未被确定的位上的值为〇,此时寄存器中输出的数字控制逻辑数据B N_i 到^传送到数模转换电路中，来控制产生新的比较基准信号；按照上述过程进行N次比较 量化，直至所有N位都被逐次确定下来，则这个采样周期的量化过程完成，寄存器输出N位 的二进制数据。
[0030] 数模转换电路包括电容阵列和开关，电容阵列按存储的电荷二元划分，如图4所 示。由逐次逼近寄存器中输出的数字控制逻辑控制开关闭合，控制对应电容的充放电。电 容的大小与数字控制逻辑的数据位对应关系如下：数据&对应的开关为Si，控制电容q充 放电，该电容大小为，如最高权重位B N_i，控制开关SN_i，对应的电容CN_i大小为，其 中Q为最低权重位对应的电容大小。为防止电容向电阻负载放电，输出端加上缓冲器的结 构。其操作过程如下：在开始量化之前，所有开关接地，电容阵列全部放电；然后量化开始， 由逐次逼近寄存器的数据B N_i到仏控制开关连接方式，对应位为1的电容与VREF相连，对 应位为〇的电容接地，此时输出的是新的比较基准电压信号VC0MP。比较基准电压VC0MP的 大小由下式决定：
[0031]
【权利要求】
1. 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器，包括时钟倍频模块、采 样保持电路、量化器、逐次逼近寄存器和数模转换电路，其特征在于，所述量化器为基于压 控振荡器的量化器，所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数器， 差分输入的压控振荡器有正负两个输入端和一个输出端，正输入端连接米样信号VIN，负输 入端连接比较基准信号VCOMP，输出端连接计数器，经过计数器量化完成的高低逻辑电平传 送给逐次逼近寄存器。
2. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其特 征在于，所述差分输入的压控振荡器的输入端即为基于压控振荡器的量化器的输入端，其 正输入端连接采样信号，负输入端连接比较基准信号，输出端连接计数器，输出端输出只有 高低两种频率的频率信号，所述差分输入的压控振荡器接收两个输入信号，产生频率信号 传送给级联的计数器。
3. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其 特征在于，所述计数器含有输入端、输出端和时钟控制端，输入端接收差分输入的压控振荡 器输出的频率信号，输出端输出量化后的高低逻辑电平，时钟控制端接收系统的量化时钟 CLK，作为时钟控制，计数器的输出端即为基于压控振荡器的量化器的输出端。
4. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其特 征在于，所述差分输入的压控振荡器通过比较输入的采样信号VIN和比较基准信号VCOMP， 产生高低两种频率的频率信号VREF并输出：如果采样信号大于或等于比较基准信号，压控 振荡器输出高频率信号；如果采样信号小于比较基准信号，压控振荡器输出低频率信号。
5. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其特 征在于，所述计数器通过对频率信号的计数，判断频率信号的高低，输出相应的高低逻辑电 平：若计数器计数大于或等于1，则VIN > VCOMP，输出高电平，VIN量化为1 ;若计数器计数 小于1，则VIN〈VCOMP，输出低电平，VIN量化为0。
6. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其特 征在于，所述时钟倍频模块的输入端接收采样保持时钟CLKS，输出量化时钟CLK，采样保持 时钟CLKS连接采样保持电路的时钟控制端，量化时钟CLK连接基于压控振荡器的量化器、 逐次逼近寄存器和数模转换电路的时钟控制端；模拟输入信号连接采样保持电路的输入 端，采样保持电路的输出端连接基于压控振荡器的量化器的正输入端，基于压控振荡器的 量化器的输出端连接逐次逼近寄存器的输入端，逐次逼近寄存器的输出端连接数模转换电 路的输入端，数模转换电路的输出端连接基于压控振荡器的量化器的负输入端，形成回路， 逐次逼近寄存器的数据输出端输出数据编码。
7. 根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器，其特 征在于，所述模数转换器的模数转换过程为：首先，采样保持时钟CLKS经过时钟倍频模块 产生一个频率更高的量化时钟CLK，采样保持电路由采样保持时钟CLKS提供控制时钟，基 于压控振荡器的量化器、逐次逼近寄存器和数模转换电路由量化时钟CLK来进行控制；模 拟输入信号经采样保持电路采样获得采样信号VIN，采样信号VIN连接基于压控振荡器的 量化器的正输入端，经量化获得逻辑电平输出，逻辑电平是由信号VIN与基准信号VCOMP比 较量化获得；逐次逼近寄存器接收逻辑电平并由逻辑控制电路进行控制，在每一个量化周 期，逐次逼近寄存器输出数字控制逻辑到数模转换电路进行转换；数模转换电路接收数字 控制逻辑并转换产生新的比较基准电压反馈到量化器负输入端，进行下一次的比较量化； 在一个采样周期结束后，逐次逼近寄存器输出一个N位二进制码字。
【文档编号】H03M1/38GK104158545SQ201410401249
【公开日】2014年11月19日 申请日期:2014年8月14日 优先权日:2014年8月14日
【发明者】刘洋, 陈剑钊, 邹昱, 徐振涛, 荣丽梅, 于奇 申请人:电子科技大学