一种电荷式流水线逐次逼近型模数转换器的制造方法
【专利摘要】本发明涉及一种电荷式流水线逐次逼近型模数转换器，包括BCT结构，BCT结构的输入端和输出端均连接有级内采用低位数低功耗的SAR型ADC结构；且输入端连接的SAR型ADC结构为共模不变的SAR型结构；输出端连接的SAR型ADC结构为电荷分享SAR型结构。通过设置与BCT结构相连接的两级SAR型ADC结构,结合了SAR型ADC以及BCT结构的低功耗以及流水线在速度方面的优势，在实现中等采样速率以及中等转换精度的ADC具有相对明显的功耗优势。两个子级ADC均为低位数的SAR型结构以及BCT采用简单放大器结构，电路整体面积较小,且采用了BCT结构替代了原有的常规放大器结构，达到了进一步降低功耗的目的。
【专利说明】一种电荷式流水线逐次逼近型模数转换器
【技术领域】
[0001]本发明属于集成电路【技术领域】，具体涉及一种电荷式流水线逐次逼近型模数转换器。
【背景技术】
[0002]随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大多是连续变化的模拟量，实现模拟信号到数字信号转换的模数转换器，是未来数字系统设计中不可缺少的组成部分。转换速度、转换精度以及功耗等是衡量模数转换器性能的重要指标，尤其对于应用模数转换器的便携式电子设备而言，低功耗的设计显得尤为重要。
[0003]拥有数十兆赫兹采样速率、十位左右转换精度的模数转换器(Analog-to-DigitalConverter, ADC),很长时间内是由流水线ADC技术来实现的。由于流水线级内采用快闪型子ADC以及级间运用高性能的运放实现级间放大，整体ADC的功耗较大。逐次逼近型(Successive Approximat1n Register, SAR) ADC具有功耗低、面积小以及其制造工艺与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺兼容性好等优点，被广泛应用于现代超大规模集成电路与片上系统(System on Chip，S0C)。然而，由于SAR型ADC —次采样需要与ADC位数相同的转换周期，并且开关电容尺寸随着位数的增加呈现指数式增大，导致该ADC整体转换速率偏低，通常在转换精度为十位左右时转换速率不能做到兆赫兹以上。
[0004]近阶段热门的一种实现数十兆赫兹采样速率、十位左右转换精度的ADC结合了流水线的高速特点以及SAR型ADC的低功耗等特点，称之为流水线SAR型ADC。该技术多采用两级子ADC结构，两级之间采用流水线型结构，级内采用SAR型ADC结构。级间增益放大器将第一级SAR型ADC的余量经放大后输出到第二级进行进一步量化，如图1所示。输入信号Vin首先经过第一级SAR型ADC进行N1Mt的量化，量化余量再经过级间增益运放，放大到满幅状态，进入第二级SAR型ADC进行N2bit的量化，整个ADC量化的精度为N1与N2之和。由于两个子SAR型ADC所量化的位数较少，因此转换速度可以达到几十兆赫兹。实际上，两个子ADC的功耗可以优化到很低，然而由于级间高性能增益运放的存在，整体电路所面临的功耗问题依然需要解决。
[0005]近几年逐渐流行起来的电荷式流水线ADC技术无需高性能的级间运放，在低功耗ADC领域占有一席之地。该技术利用升压电荷传输开关(Boosted Charge Transfer, BCT)电路，传输开关两端的电容成比例以及传输电荷守恒，实现该开关两端的电压放大，并且利用升压开关加速电荷传输过程，使之可以运用于高速流水线ADC领域。图2为BCT电路的工作原理图，该图中电压\2、Vp1、Vp2和Vk为固定的直流电平，开关T1、T2、T3、T4分别受两项不交叠时钟Φρ Φ2控制。放大器A为该升压电路的核心所在，通常由简单放大器实现，具有中等的电压增益(通常为10至100倍)和非常高的速度。电容C12、C22为电荷传输开关Ms两端的电容。Vin为输入变量信号。图3为BCT电路工作时序图，下面将结合图2和图3对BCT的工作原理做进一步的说明A1时刻以前，时钟O1为高电平，开关!\、T3和T4导通，开关T2断开，此时Vin信号被采样到电容C12的左极板(B点)，传输管Ms的源端(S点)和漏端(D点)被分别复位为电压Vpi和Vp2,且电压Vpi大于参考电压Vk,放大器A输出低电压，传输管Ms关断。t2时刻，开关T1断开，开关T2闭合，随着B点的电压迅速降至低电平\2，电容C12的右极板(S点)也迅速降低。t2时刻，S点的电压降至Vk，放大器A开始起作用。t2至t3时刻，随着S点电压的继续降低，放大器的作用使得传输管Ms的栅端(G点)电压迅速上升，当栅源电压大于阈值电压的时候，传输管开始导通，较大的电流从D端流向S端，电压Vp2逐渐降低。t3时刻，随着S端电子向D端迁移，使得S点电压又开始上升。〖3至〖4时刻，随着S端电压的上升，G端电压开始下降。在〖4时刻，栅源电压降至阈值电压附近，传输管基本处于截止状态，此时源端电压接近于参考电压VK。〖5时刻恢复至初始状态。在放大器A处于放大状态时，传输管Ms的栅源电压Ves的变化率为:
[0006]
【权利要求】
1.一种电荷式流水线逐次逼近型模数转换器，其特征在于:包括BCT结构，BCT结构的输入端和输出端均连接有级内采用低位数低功耗的SAR型ADC结构；且BCT结构的输入端连接的SAR型ADC结构为共模不变的SAR型结构；BCT结构的输出端连接的SAR型ADC结构为电荷分享SAR型结构。
2.根据权利要求1所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的输入端连接的SAR型ADC结构为共模不变的SAR型结构为:输入端经自举开关连接至第一比较器的输入端，第一比较器的输出端连接逻辑控制器(SAR1);自举开关连接至第一比较器的输入端的线路上设置有转换电容阵列，且转换电容阵列中的电容上极板均连接至第一比较器的输入端，第一对电容(Cch1Xch2)下极板连接至Vm，第二对电容(C1^CV2)至最后一对电容((VpCV2)的下极板均连接至三相选择开关阵列，三相选择开关阵列的三个输出端分别连接至Hefl^PVrefp，且三相选择开关阵列连接至逻辑控制器(SARl)的信号输出端；转换电容阵列和第一比较器之间设置有一对下拉单元。
3.根据权利要求2所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的一对下拉单元包括第一下拉电容(CV1)和第二下拉电容(CV2),第一下拉电容(CV1)和第二下拉电容(CV2)的上极板分别连接至第一比较器的正负两个输入端，第一下拉电容(Cl^1)的下极板通过第一开关OV1)和第三开关(K2J分别连接至自身的上极板和低电平'8;第二下拉电容(CV2)的下极板通过第二开关(K")和第四开关(K2_2)分别连接至自身的上极板和低电平Vub ;且第一开关(U和第二开关(K")均连接至时钟信号CLK_BCTn ；第三开关(K2J和第四开关(K2_2)连接至时钟信号CLK_BCT。
4.根据权利要求3所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的时钟信号CLK_BCTn和CLK_BCT为互补时钟信号。
5.根据权利要求2所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的第一对电容(CVpCch2)与第二对电容((Vp(V2)的电容值相等；第二对电容((VpCV2)至最后一对电容((VpCV2)中，后一对电容的电容值均为前一对电容的电容值的二倍。
6.根据权利要求2所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的N大于4。
7.根据权利要求6所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的N为5。
8.根据权利要求1或2所述的一种电荷式流水线逐次逼近型模数转换器，其特征在于:所述的BCT结构为一对，且其输入端分别连接至共模不变的SAR型结构内第一比较器的正负输入端。
【文档编号】H03M1/38GK104168025SQ201410421675
【公开日】2014年11月26日 申请日期:2014年8月25日 优先权日:2014年8月25日
【发明者】张鸿, 李冬, 王青, 王晓蔚, 张瑞智, 程军 申请人:西安交通大学