采样电路电容补偿装置和方法
【专利摘要】本发明涉及一种采样电路电容补偿装置和方法。该采样电路包括MOS采样开关和采样电容，所述MOS采样开关引入与所述采样电路的输入电压相关的第一寄生电容，该装置包括：补偿电路，布置在所述MOS采样开关的漏极端或源极端，用于对所述第一寄生电容进行补偿。本发明可以提高采样电路中电容的线性度，从而提高采样电路的采样性能。
【专利说明】采样电路电容补偿装置和方法
【技术领域】
[0001] 本发明涉及集成电路领域，尤其涉及一种采样电路电容补偿装置和方法。
【背景技术】
[0002] 采样电路是模拟数字转换器中必不可少的电路单元，采样电路的性能决定了整个 电路系统的性能。随着技术的发展，对采样电路的采样性能有了更高的要求，而线性度的好 坏直接决定了采样电路的性能。由于采样电路中存在非线性的电阻电容如开关、负载、寄 生等因素，所以导致信号信噪比下降，并且引入额外的谐波，从而影响了采样电路的采样性 能。
[0003]在互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor，简称： CMOS)工艺中，采样电路中的采样开关一般通过MOS管实现。如图1所示，为现有技术中 CMOS工艺制作的N型金属氧化物半导体（N-Mental-〇xide-Semiconductor，简称：NM0S)和 P型金属氧化物半导体（P_Mental-〇xide-Semiconductor，简称：PM0S)的结构示意图，对于 NM0S，衬底处为最低电位，NM0S的漏极D和源极S与衬底之间存在反向PN结，且此PN结反 向偏置，此反向偏置的PN结会产生寄生电容；对于PM0S，NWELL处为最高电位，PM0S的漏极 D和源极S到NWELL之间存在正向PN结，但此PN结仍是反向偏置的，并且也会产生寄生电 容。寄生电容与反向偏置电压的绝对值是反比的关系，在NM0S上，漏极D和源极S上的电 压越大，寄生电容就越小，对于PM0S，漏极D和源极S上的电压越大，寄生电容就越大。
[0004] 以NM0S管为例，如图2所示，为现有技术中NM0S采样电路的等效电路，Vin为输入 电压，Vout为输出电压，Ml为米样开关，Cs为电容大小一定的米样电容，可变电容h和可 变电容Cj2为采样开关Ml上的反向偏置的PN结产生的寄生电容，寄生电容h和Cj2电容的 大小随输入电压Vin的变大而变小，采样电路中的电容为Ct(rt =C^+(^2+Cs，对此种情况进行 仿真，如图3所示，为现有技术中图2所示采样电路中电容与输入电压的变化曲线仿真图， 可以看到，随着输入电压Vin的变化，电容Ct(rt也随着改变，从而引起Ct(rt的非线性，也就是 寄生电容h和C#的非线性。
[0005] 假设输入端的电阻为R，采样开关Ml的导通电阻为零，则信号的传导方程为：
【权利要求】
1. 一种采样电路电容补偿装置，其特征在于，所述采样电路包括MOS采样开关和采样 电容，所述M0S采样开关引入与所述采样电路的输入电压相关的第一寄生电容，所述装置 包括： 补偿电路，布置在所述M0S采样开关的漏极端或源极端，用于对所述第一寄生电容进 行补偿。
2. 根据权利要求1所述的装置，其特征在于，所述补偿电路包括M0S补偿开关，所述 M0S补偿开关引入与所述输入电压相关的第二寄生电容，所述第二寄生电容对所述输入电 压的响应与所述第一寄生电容对所述输入电压的响应相反。
3. 根据权利要求2所述的装置，所述M0S采样开关为PM0S采样开关，所述M0S补偿开 关为NM0S补偿开关的组合或者NM0S补偿开关与PM0S补偿开关的组合；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关的组合或者 PM0S补偿开关与NM0S补偿开关的组合。
4. 根据权利要求2或3所述的装置，其特征在于，所述M0S采样开关为PM0S采样开关， 所述M0S补偿开关为NM0S补偿开关，所述PM0S采样开关的栅极与时钟信号相连，所述PM0S 采样开关的漏极与所述输入电压连接，所述PM0S采样开关的源极与所述采样电容相连，所 述NM0S补偿开关布置在所述PM0S采样开关的漏极端，所述NM0S补偿开关的栅极与电源连 接，所述NM0S补偿开关的漏极和源极短路连接并与所述PM0S采样开关的漏极相连；或者 所述M0S采样开关为PM0S采样开关，所述M0S补偿开关为NM0S补偿开关，所述PM0S 采样开关的栅极与所述时钟信号相连，所述PM0S采样开关的漏极与所述输入电压连接，所 述PM0S采样开关的源极与所述采样电容相连，所述NM0S补偿开关布置在所述PM0S采样开 关的源极端，所述NM0S补偿开关的栅极与电源连接，所述NM0S补偿开关的漏极和源极短路 连接并与所述PM0S采样开关的源极相连；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关，所述NM0S 采样开关的栅极与所述时钟信号相连，所述NM0S采样开关的漏极与所述输入电压连接，所 述NM0S采样开关的源极与所述采样电容相连，所述PM0S补偿开关布置在所述NM0S采样开 关的漏极端，所述PM0S补偿开关的栅极与地连接，所述PM0S补偿开关的漏极和源极短路连 接并与所述NM0S采样开关的漏极相连；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关，所述NM0S开 关的栅极与所述时钟信号相连，所述NM0S采样开关的漏极与所述输入电压连接，所述NM0S 采样开关的源极与所述采样电容相连，所述PM0S补偿开关布置在所述NM0S采样开关的源 极端，所述PM0S补偿开关的栅极与地连接，所述PM0S补偿开关的漏极和源极短路连接并与 所述NM0S采样开关的源极相连。
5. -种米样电路电容补偿方法，其特征在于，所述米样电路包括M0S米样开关和米样 电容，所述M0S米样开关引入与所述米样电路的输入电压相关的第一寄生电容，所述方法 包括： 在所述M0S采样开关的漏极端或源极端布置补偿电路，对所述第一寄生电容进行电容 补偿。
6. 根据权利要求5所述的方法，其特征在于，所述对所述第一寄生电容进行电容补偿 包括： 所述补偿电路具体为MOS补偿开关，所述MOS补偿开关引入与所述输入电压相关的第 二寄生电容，所述第二寄生电容对所述输入电压的响应与所述第一寄生电容对所述输入电 压的响应相反。
7. 根据权利要求6所述的方法，其特征在于，所述M0S采样开关为PM0S采样开关，所述 M0S补偿开关为NM0S补偿开关的组合或者NM0S补偿开关与PM0S补偿开关的组合；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关的组合或者 PM0S补偿开关与NM0S补偿开关的组合。
8. 根据权利要求6或7所述的方法，所述M0S采样开关为PM0S采样开关，所述M0S补 偿开关为NM0S补偿开关，所述PM0S采样开关的栅极与时钟信号相连，所述PM0S采样开关 的漏极与所述输入电压连接，所述PM0S采样开关的源极与所述采样电容相连，所述NM0S补 偿开关布置在所述PM0S采样开关的漏极端，所述NM0S补偿开关的栅极与电源连接，所述 NM0S补偿开关的漏极和源极短路连接并与所述PM0S采样开关的漏极相连；或者 所述M0S采样开关为PM0S采样开关，所述M0S补偿开关为NM0S补偿开关，所述PM0S 采样开关的栅极与所述时钟信号相连，所述PM0S采样开关的漏极与所述输入电压连接，所 述PM0S采样开关的源极与所述采样电容相连，所述NM0S补偿开关布置在所述PM0S采样开 关的源极端，所述NM0S补偿开关的栅极与电源连接，所述NM0S补偿开关的漏极和源极短路 连接并与所述PM0S采样开关的源极相连；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关，所述NM0S 采样开关的栅极与所述时钟信号相连，所述NM0S采样开关的漏极与所述输入电压连接，所 述NM0S采样开关的源极与所述采样电容相连，所述PM0S补偿开关布置在所述NM0S采样开 关的漏极端，所述PM0S补偿开关的栅极与地连接，所述PM0S补偿开关的漏极和源极短路连 接并与所述NM0S采样开关的漏极相连；或者 所述M0S采样开关为NM0S采样开关，所述M0S补偿开关为PM0S补偿开关，所述NM0S开 关的栅极与所述时钟信号相连，所述NM0S采样开关的漏极与所述输入电压连接，所述NM0S 采样开关的源极与所述采样电容相连，所述PM0S补偿开关布置在所述NM0S采样开关的源 极端，所述PM0S补偿开关的栅极与地连接，所述PM0S补偿开关的漏极和源极短路连接并与 所述NM0S采样开关的源极相连。
9. 一种模数转换器，包括输入接口和信号处理电路，所述输入接口包括采样电路和权 利要求1-4任一所述的采样电路电容补偿装置。
【文档编号】H03M1/54GK104410421SQ201410645306
【公开日】2015年3月11日 申请日期:2014年11月11日 优先权日:2014年11月11日
【发明者】殷秀梅, 金锐 申请人:昆腾微电子股份有限公司